具有含垂直位线和字线的有效解码的读/写元件的3D阵列的非易失性存储器制造技术

跨过位于半导体基板以上不同距离处的平面的多个层形成存储器元件的三维阵列。响应于跨过存储器元件而施加的电压差，存储器元件可逆地改变电导的水平。该三维阵列包括从基板穿过平面的多个层的柱线（331,332）的二维阵列。第一组柱线（331）担当用于与每个平面上的字线（340）的阵列一起访问存储器元件的局部位线。第二组柱线（332）连接到字线（340）。基板上的金属线（251,252）的阵列可切换地连接到柱线以提供对第一组（331）和第二组（332）柱线的访问，由此分别提供对三维阵列的位线和字线的访问。

【技术实现步骤摘要】
【国外来华专利技术】
本申请的主题是可再編程非易失性存储器单元阵列的结构、使用和制作，更具体地，是在半导体基板上形成的存储器存储元件的三维阵列。
技术介绍
利用闪存的可再編程非易失性大容量数据存储系统的使用广泛用于存储计算机文件的数据、相机图片和由其他类型的主机产生和/或使用的数据。闪存的流行形式是通过连接器可移除地连接到主机的卡。存在商业上可获得的许多不同的闪存卡，其例子是以商标 CompactFlash(CF)、MultiMediaCard (MMC)、Secure Digital (SD)、miniSD、microSD、Memory Stick、Memory StickMicro、xD-Picture Card、SmartMedia 和 TransFlash 等销售 的那些闪存卡。这些卡根据其规范具有特有的机械插头和/或电接ロ，并且插入作为主机的部分提供的或者与主机连接的匹配插座中。广泛使用的另ー形式的闪存系统是作为小的伸长的封装中的手持存储器系统的快闪驱动器，该封装具有通用串行总线(USB)插头，用于通过将该插头插入主机的USB插座中而与主机连接。本申请的受让人SanDisk公司以其Cruzer、Ultra和Extreme Contour商标销售快闪驱动器。在另ー形式的闪存系统中，大量的存储器永久地安装在主机系统内，比如在笔记本计算机内，代替通常的盘驱动器大容量数据存储系统。这三种形式的大容量数据存储系统中的每个通常包括同一类型的闪存阵列。其每个还通常包括其自身的存储器控制器及驱动器，但还存在某些仅存储器系统(memory only system),这些仅存储器系统替代地至少部分地由该存储器所连接到的主机所执行的软件来控制。闪存通常形成在ー个或多个集成电路芯片上，且控制器通常形成在另ー电路芯片上。但是在包含控制器的某些存储器系统中，尤其在嵌入主机内的那些存储器系统中，存储器、控制器及驱动器通常形成在单个集成电路芯片上。存在通过其在主机与闪存系统之间传送数据的两种主要技术。在该两种技术之ー中，由该采统产生或接收的数据文件的地址被映射到为该系统创建的连续逻辑地址空间的不同范围中。该地址空间的广度通常足以覆盖该系统能够处置的地址的全部范园。作为ー个实例，磁盘存储驱动器通过这样的逻辑地址空间与计算机或其它主机系统通信。主机系统通过文件分配表(FAT)记录(keep track of)分配给其文件的逻辑地址,且存储器系统維持那些逻辑地址到其中存储了数据的物理存储器地址的映射。大多数商业上可获得的存储卡和闪存驱动器利用此类型的接ロ，因为其模拟主机普遍接ロ到的磁盘驱动器的接ロ。在该两种技术中的第二者中，唯一地标识由电子系统产生的数据文件，且通过在文件内的偏移而逻辑寻址其数据。然后，在存储器系统内将这些文件标识符直接映射到物理存储器位置。在别处、比如在US 2006/0184720 Al号专利申请公开中描述和对比了这两种类型的主机/存储器系统接ロ。闪存系统通常利用具有存储器単元的阵列的集成电路，这些存储器単元根据其中所存储的数据各自存储控制存储器単元的阈值水平的电荷。导电的浮置栅极最普遍地被提供为存储器単元的用以存储该电荷的部分，但替代地使用介电电荷俘获材料。对于用于大容量存储系统的存储器单元阵列，通常优选NAND结构。诸如NOR的其它架构通常替代地用于小容量存储器。通过參考美国专利5，570，315,5, 774，397,6, 046，935,6, 373，746、6，456，528,6, 522，580,6, 643，188,6, 771，536,6, 781，877 及 7，342，279 号可获得作为闪存系统的部分的NAND快闪阵列及其操作的实例。多年以来，存储器单元阵列中所存储的每一位数据所必需的集成电路面积的量已显著减小，且目标仍是进一歩减小此面积。因此，闪存系统的成本和大小也在减小。NAND阵列架构的使用有助于此，但也已采用其它途径来减小存储器单元阵列的大小。这些其它途径之一是在半导体基板上形成在不同平面中一个在另一个之上的多个ニ维存储器单元阵列，替代更典型的单个阵列。在美国专利7，023，739及7，177，191号中给出了具有多个堆 叠的NAND闪存单元阵列平面的集成电路的实例。另ー类型的可再編程非易失性存储器単元使用可变电阻存储器元件，该可变电阻存储器元件可以被设置到导电或不导电状态(或替换地，分别设置到低或高电阻状态)，且ー些另外被设置到部分导电状态且保持在该状态中直到随后被重设到初始状况。可变电阻元件各自连接在以ニ维阵列彼此交叉的两个正交延伸的导体(通常是位线和字线)之间。这样的元件的状态通常通过被放置在相交的导体上的恰当电压而改变。由于这些电压还需要施加到大量其它未选的电阻元件，因为当所选元件的状态是被编程或读取时，它们沿相同导体连接，所以ニ极管通常与可变电阻元件串联连接以便减小可以流经其的漏电流。期望对大量存储器単元并行执行数据读取和编程操作导致将读取或编程电压施加到极大量的其它存储器单元。在专利申请公开US 2009/0001344A1号中给出了可变电阻存储器元件及相关的ニ极管的阵列的实例。
技术实现思路
根据本专利技术的一般框架，3D存储器包括在由具有z、y和z方向的矩形坐标定义的并且具有在z方向上堆叠的多个平行平面的三维样式中布置的存储器元件。每个平面中的存储器元件可以由多条字线以及相对短的局部位线与多条全局位线合作来访问。多条局部位线在Z方向上穿过多个平面并且布置在X方向上的行和y方向上的列的ニ维矩形阵列中。每个平面中的多条字线在X方向上伸长并且在y方向上在各个平面中的多条局部位线之间间隔开并且与这多条局部位线分离。非易失性可再編程存储器元件位于字线和局部位线的交叉点附近并且可以由字线和局部位线访问，其中一组存储器元件可由公共字线和ー行局部位线并行访问。存储器具有3D电阻网状结构。在三维阵列中使用的存储器优选是可变电阻存储器元件。即，各个存储器元件的电阻(及因此相反地电导)通常由于跨过该元件所连接到的垂直交叉的导体放置的电压而改变。依赖于可变电阻元件的类型，状态可以响应于跨过其的电压、经过其的电流的水平、跨过其的电场量、施加到其的热度的水平等等而改变。利用一些可变电阻元件材料，是电压、电流、电场、热度等施加到其的时间量来确定其导电状态何时改变以及改变发生的方向。在这样的状态改变操作之间，存储器元件的电阻保持不改变，因此是非易失性的。以上概括的三维阵列架构可以用从广阔范围的具有不同属性和操作特性的这种材料中选择的存储器元件材料来实现。该3D存储器优选具有单侧字线架构，每条字线独占地连接到一行存储器元件。这通过为每行存储器元件提供一条字线、而不是在两行存储器元件之间共享一条字线并跨过字线链接跨过该阵列的存储器元件而实现。单侧字线架构提供了独占地用于每行存储器元件的字线，而不是在两行存储器元件之间共享一条字线，由此避免跨过字线链接跨过该阵列的存储器元件。尽管该行存储器元件也由相应行的局部位线访问，但是在相邻行的局部位线之间的耦合以及因此的在该字线外的漏电流不存在扩展。这帮助减小跨过该电阻网络的泄漏。垂直位线和水平字线的有效解码跨过位于半导体基板上方不同距离处的多个平面层形成存储器元件的三维阵列本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.08 US 61/352,714;2011.06.01 US 13/151,2241.一种存储器，包括以三维样式的形式布置的存储器元件，该三维样式由具有x、y和z方向的矩形坐标定义并且具有在Z方向上堆叠的多个平行平面，该存储器还包括 多条第一导线，穿过所述多个平面在Z方向上伸长，并且以在X方向上的行和在y方向上的列的ニ维矩形阵列的形式布置，其中所述多条第一导线被划分为第一组和第二组第一导线； 多条第二导线，跨过各个平面在X方向上伸长，并且在y方向上在各个平面中的多条第一导线之间间隔开并且与所述多条第一导线分离，其中所述第一和第二导线跨过各个平面在多个位置处彼此相邻地交叉； 多个非易失性可再編程存储器元件，各自在第一组多个位置处与所述第一组第一导线和第二导线的交叉点相邻而连接在第一组第一导线和第二导线之间； 多个连接器，各自在第二组多个位置处与所述第二组第一导线和第二导线的交叉点相邻而连接在第二组第一导线和第二导线之间； 多条第三导线，被划分为第一组和第二组第三导线；以及 第一组选择器件，布置为将在X方向上的所选行的第一导线切換到第一组第三导线；以及 第二组选择器件，布置为将该多条第二导线的所选组切換到各自的第二组第三导线。2.如权利要求I所述的存储器，其中 每对相邻的第二导线布置在X方向上在相应行的第一导线周围，用于独占地与其一起操作。3.如权利要求I所述的存储器，其中所述多条第二导线的所选组包括在所有多个平面处布置在所选行第一导线周围的相邻对的第二导线。4.如权利要求I所述的存储器，其中 第三导线在y方向上伸长， 选择器件布置为使得第一导线中在X方向上对准的那些第一导线可与该多条第三导线中的所选第三导线连接，以及 多条控制线在X方向上延伸并且各自与在X方向上对准的多个选择器件连接以使能在X方向上对准的多条第一导线与第三导线中的不同导线的连接。5.如权利要求I所述的存储器，其中所述多个选择器件和多条第三导线形成在半导体基板中，并且所述多个平面被形成为在半导体基板上方的堆叠。6.如权利要求5所述的存储器，其中各个第三导线每个位于在x_y平面中跨过X方向上的相邻列的第一导线之间。7.如权利要求6所述的存储器，其中选择器件每个具有与在x_y平面中的第一导线的ニ维阵列对准的源极端和漏极端。8.如权利要求7所述的存储器，其中每个选择器件的源极端和漏极端在I方向上对准。9.如权利要求7所述的存储器，其中每个选择器件的源极端和漏极端在x_y平面中对角地对准。10.如权利要求8-9的任意一项所述的存储器，其中一行第一导线被两行相邻的选择器件同时切换到第三导线中的不同导线。11.如权利要求5所述的存储器，其中各个第三导线每个定位为与在x_y平面中跨过X方向的第一导线的列一致。12.如权利要求11所述的存储器，其中每个选择器件的源极端和漏极端在y方向上对准。13.如权利要求I所述的存储器，其中 所述多个选择器件形成在半导体基板中； 所述多个平面形成为在半导体基板上方的堆叠；以及 所述多条第三导线形成在所述堆叠上方。14.如权利要求13所述的存储器，还包括 在各个选择器件和各自的第三导线之间穿过所述堆叠的垂直互连的导线。15.如权利要求I所述的存储器，其中各个存储器元件的特征在于包括响应于通过该存储器元件连接于其间的第一和第二导线施加的电刺激而在至少第一和第二稳定水平之间可逆地改变其电导的水平的材料。16.ー种操作可再編程非易失性存储器系统的方法，包括 利用至少ー个集成电路，该集成电路包括由具有X、y和z方向的矩形坐标定义的存储器元件的三维样式，并且该集成电路包括 多个平行平面，在z方向上...

【专利技术属性】
技术研发人员：G萨马奇萨，L法索里，东谷政昭，RE肖伊尔莱恩，
申请(专利权)人：桑迪士克三D有限责任公司，
类型：
国别省市：