用于抗辐射电平移位的装置、集成电路及方法制造方法及图纸

本发明专利技术涉及抗辐射电平移位。公开一种用于抗辐射电平移位的系统和方法。在一些实施例中，集成电路可以包括多个电平移位器，其中多个电平移位器中的每一个被配置为接收第一电压域中的相同逻辑电平并输出第二电压域中的候选逻辑电平，并且其中候选逻辑电平中的至少一个面临不同于候选逻辑电平中的另一个。集成电路还可以包括表决电路，其耦合于多个电平移位器，其中表决电路被配置为评估候选逻辑电平并至少部分基于该评估而输出选定的逻辑电平。

【技术实现步骤摘要】
用于抗辐射电平移位的装置、集成电路及方法
本专利技术总体涉及电子装置，且更特别地，涉及用于抗辐射电平移位的系统和方法。
技术介绍
外太空已经被证明对于电子电路而言是一种苛刻的环境。当人造卫星、航天飞机、航天探测器等离开地球大气层时，他们携带的电子设备开始遭受离子化辐射，其水平/程度远远高于地球表面附近发现的那些。已经知道，这些高辐射水平改变集成电路内的部件的逻辑状态，这会继而导致性能退化，甚至是灾难性的失效。离子化辐射也在其他环境中呈现出问题，例如，核设施(例如，由于辐射材料的存在)、X光室、粒子加速器等。一般来说，离子化辐射包括粒子和/或电磁波，其包含足够的能量使电子从原子或分子脱离，因此“离子化”它们。离子化粒子的例子包括alpha粒子、beta粒子、中子、宇宙射线等。这些类型的粒子典型地具有比其他较低水平类型的辐射(例如可见光，红外线光，无线电波等)更高的能量。在一些情况下，屏蔽封装可以被用来保护集成电路免于暴露于辐射。屏蔽封装的效果根据其具体设计、材料等会变化很大。然而根据经验来说，采用较重、体积较大的封装实现较好的屏蔽。在其他情况下，为了减少他们对辐射的敏感度，可以增加在集成电路内制造的器件(例如，晶体管等)的物理尺寸。通常，器件的尺寸越大，其对辐射的免疫力或耐受力就越好。然而，大的器件尺寸也增加了电容，因此降低了集成电路能够操作的速度。
技术实现思路
公开一种用于抗辐射电平移位的系统和方法。在一些实施例中，装置可以包括第一电路和第二电路，第一电路被配置为操作在第一电压域中，第二电路被配置为操作在不同于该第一电压域的第二电压域中。该装置还可以包括耦合于第一电路的多个电平移位器，多个电平移位器中的每一个被配置为接收来自第一电路的第一电压域中的数据信号并产生第二电压域中的转换的数据信号。在一些情况下，转换的数据信号中的至少一个可以不同于转换的数据信号中的另一个，例如，由于暴露于辐射等。该装置可以进一步包括耦合于多个电平移位器的逻辑电路。逻辑电路可以被配置为从多个电平移位器接收转换的数据信号，基于选定数量的转换的数据信号确定输出信号，并向第二电路提供第二电压域中的输出信号。在一些情况下，多个电平移位器可以包括三个电平移位器，使得选定数量的转换的数据信号包括两个(或所有三个)转换的数据信号。同样，电平移位器中的至少一个相对于至少两个其他电平移位器可以以非线性方式物理布置(例如，不是在一条直线上)。当其设计允许两个或更多个平面时(例如，三维布局)，电平移位器中的至少一个可以被放置在不同于其他电平移位器的平面上。通过这种方式，单辐射事件一次不太可能影响所有电平移位器。在一个实施例中，逻辑电路可以操作在“多数表决”模式中并且可以包括例如三个与门以及耦合于三个与门的输出的或门。在那种情形下，第一电平移位器的输出可以耦合到第一与门的第一输入并且耦合到第二与门的第一输入，第二电平移位器的输出可以耦合到第一与门的第二输入并且耦合到第三与门的第一输入，第三电平移位器的输出可以耦合到第二与门的第二输入并且耦合到第三与门的第二输入。在具有三个电平移位器的情形中，例如，三个电平移位器中的至少两个(即电平移位器的多数)会需要指示逻辑电平变化，以便逻辑电路的输出也指示或者确认逻辑电平变化。在另一个实施例中，逻辑电路可以操作在“全票表决”模式中并且可以包括例如两个与门。在那种情形中，第一电平移位器的输出可以耦合到第一与门的第一输入，第二电平移位器的输出可以耦合到第一与门的第二输入，第一与门的输出可以耦合到第二与门的第一输入，第三电平移位器的输出可以耦合到第二与门的第二输入。在具有三个电平移位器的情形中，例如，所有三个电平移位器会需要指示逻辑电平变化，以便逻辑电路的输出也指示或确认逻辑电平变化。在一些情况下，操作在“全票表决”模式还进一步减少了电路对离子化辐射的敏感度。在某些实施例中，逻辑电路可以包括可编程电路。例如，可编程电路可以被配置为分配第一权重给第一转换的数据信号，分配第二权重给第二转换的数据信号，和/或分配第三权重给第三转换的数据信号。每个权重可以彼此不相同和/或可以是电平移位器的物理放置以及他们各自对辐射事件的敏感度的函数。此外，可编程电路可以可选择性地设置来操作在多数表决模式或全票表决模式。在一些实施例中，集成电路可以包括多个电平移位器，多个电平移位器中的每一个被配置为接收第一电压域中的相同逻辑电平并输出第二电压域中的候选逻辑电平。同样，候选逻辑电平中的至少一个可以是不同于候选逻辑电平中的另一个，例如，由于暴露于辐射。该集成电路还可以包括耦合于多个电平移位器的表决电路，其中表决电路被配置为评估候选逻辑电平并且至少部分基于该评估而输出选定的逻辑电平。在其他实施例中，一种方法可以包括响应于接收到来自第一和第二电平移位器的第一逻辑电平，提供具有第一逻辑电平的输出信号，第一和第二电平移位器耦合于被配置为操作在第一电压域中的电路，输出信号处于第二电压域中。该方法还可以包括响应于接收到来自第一电平移位器的第一逻辑电平以及来自第二电平移位器的第二逻辑电平，保持输出信号在第一逻辑电平，第二电平移位器遭受离子化辐射事件。附加的或替换地，该方法可以包括响应于除了接收到来自第一电平移位器的第一逻辑电平之外，接收到来自第三电平移位器的第一逻辑电平，保持输出在第一逻辑电平。在一些情形中，该方法可以进一步包括响应于接收到来自第一和第二电平移位器的第二逻辑电平，切换输出到第二逻辑电平。附图说明在这样概括性地描述了本专利技术之后，现在将参考附图，其中：图1是根据一些实施例的受到离子化辐射的DC-DC转换器内的电平移位器的框图。图2是根据一些实施例的双重电平移位电路的框图。图3是根据一些实施例的逻辑电路的框图。图4是根据一些实施例的三重电平移位器的框图。图5是根据一些实施例的被配置为操作在多数表决模式中的表决电路的框图。图6是根据一些实施例的被配置为操作在全票表决模式中的表决电路的框图。图7是根据一些实施例的一种用于执行抗辐射电平移位的方法的流程图。图8是根据一些实施例的系统、电路或装置的框图。具体实施方式下文中将参考附图更完整地描述本专利技术。然而本专利技术可以体现为许多不同的形式，并且不应被视为局限于这里举出的实施例。而是，提供这些实施例是为了使得本公开是充分且完整的，并且将本专利技术的范围全面地传达给本领域技术人员。本领域技术人员将能够使用本专利技术的各种实施例。图1是根据一些实施例的受到离子化辐射160的DC-DC转换器的框图。如图所示，电平移位电路100耦合于高压侧逻辑(high-sidelogic)110和低压侧逻辑(low-sidelogic)120。高压侧逻辑110耦合于电荷泵130以及高压侧开关140。同时，低压侧逻辑120耦合于低压侧开关150。在一些实现中，开关140和150可以包括场效应晶体管(FET)，例如金属氧化物半导体场效应晶体管(MOSFET)，结型场效应晶体管(JFET)等。在给定时间，低压侧逻辑120可以控制低压侧开关150来在OUTPUT引脚输出信号，而高压侧逻辑110关闭高压侧开关140。接着，在随后的时间，高压侧逻辑120可以使高压侧开关140在OUTPUT引脚输出不同的信号，而低压侧逻辑120关闭低压侧开关150。在一本文档来自技高网...

【技术保护点】
一种装置，其包括：第一电路，其被配置为操作在第一电压域中；第二电路，其被配置为操作在不同于所述第一电压域的第二电压域中；多个电平移位器，其耦合于所述第一电路，所述多个电平移位器中的每一个被配置为接收来自所述第一电路的在所述第一电压域中的数据信号，并且在所述第二电压域中产生转换的数据信号，其中转换的数据信号中的至少一个不同于转换的数据信号中的另一个；以及逻辑电路，其耦合于所述多个电平移位器，所述逻辑电路被配置为接收来自所述多个电平移位器的转换的数据信号，基于选定数量的转换的数据信号确定输出信号，并且提供所述输出信号给所述第二电压域中的第二电路。

【技术特征摘要】
2011.08.19 US 13/214,0401.一种用于抗辐射电平移位的装置，其包括：第一电路，其被配置为操作在第一电压域中；第二电路，其被配置为操作在不同于所述第一电压域的第二电压域中；多个电平移位器，其耦合于所述第一电路，所述多个电平移位器中的每一个被配置为接收来自所述第一电路的在所述第一电压域中的第一数据信号，并且将所述第一数据信号转换到所述第二电压域中的第二数据信号，其中第二数据信号中的至少一个不同于第二数据信号中的另一个；以及逻辑电路，其耦合于所述多个电平移位器，所述逻辑电路被配置为接收来自所述多个电平移位器的第二数据信号，基于选定数量的第二数据信号确定输出信号，并且提供所述输出信号给所述第二电压域中的第二电路。2.根据权利要求1所述的装置，其中所述多个电平移位器包括第一电平移位器、第二电平移位器以及第三电平移位器，并且其中所述选定数量的第二数据信号包括两个或更多个第二数据信号。3.根据权利要求2所述的装置，其中所述逻辑电路进一步包括第一与门、第二与门、第三与门以及或门，所述或门耦合于：所述第一与门的输出、所述第二与门的输出以及所述第三与门的输出。4.根据权利要求3所述的装置，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入并且耦合于所述第二与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入并且耦合于所述第三与门的第一输入，所述第三电平移位器的输出耦合于所述第二与门的第二输入并且耦合于所述第三与门的第二输入。5.根据权利要求2所述的装置，其中所述逻辑电路进一步包括第一与门和第二与门。6.根据权利要求5所述的装置，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入，所述第一与门的输出耦合于所述第二与门的第一输入，所述第三电平移位器的输出耦合于所述第二与门的第二输入。7.根据权利要求1所述的装置，其中所述多个电平移位器中的至少一个电平移位器相对于所述多个电平移位器中的至少两个其他电平移位器以非线性方式物理布置。8.根据权利要求1所述的装置，其中所述逻辑电路包括可编程电路。9.根据权利要求8所述的装置，其中所述可编程电路被配置为分配第一权重给第二数据信号中的第一个并且分配第二权重给第二数据信号中的第二个，其中所述第一权重不同于所述第二权重。10.根据权利要求8所述的装置，其中所述可编程电路可选择地操作在多数表决模式或全票表决模式中。11.一种用于抗辐射电平移位的集成电路，其包括：多个电平移位器，所述多个电平移位器中的每一个被...

【专利技术属性】
技术研发人员：C·帕克斯特，M·哈姆林，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：