一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；对所述半导体衬底进行氧化，在所述金属硅化物层上形成一薄氧化物层；去除所述间隙壁结构。根据本发明专利技术，可以有效保护金属硅化物层（尤其是NiSi层）和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种用于应力近临技术(StressProximity Technology)的湿法蚀刻方法。
技术介绍
随着深亚微米半导体技术的不断发展，多晶硅的节距大幅缩小。目前，通过多晶硅栅两侧的间隙壁结构(通常由氮化硅构成)来实施应力近临技术，其可以增强对沟道的应力影响，同时能够扩大填充层间介电层的工艺边际。 现有的应力近临技术采用两种方法来去除氮化硅间隙壁结构一种方法是干法蚀亥|J，由于蚀刻过程中氟的攻击，该方法会造成较多的位于所述间隙壁两侧的源/漏区中的金属硅化物，例如硅化镍(NiSi)的损失；一种方法是采用H3POJt为腐蚀液的湿法蚀刻，该方法通过较小的蚀刻量来降低NiSi的损失，但是在增加湿法蚀刻量以及存在高剂量注入的NiSi时，由于H3PO4的攻击，NiSi的损伤将会增多。因此，需要提出一种方法，在不损伤所述氮化硅间隙壁的情况下，控制蚀刻去除氮化娃间隙壁结构时NiSi的损失。
技术实现思路
针对现有技术的不足，本专利技术提供，包括提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；对所述半导体衬底进行氧化，在所述金属硅化物层上形成一薄氧化物层；去除所述间隙壁结构。进一步，所述氧化的氧化剂是I-IOppm稀释的臭氧水。进一步，所述薄氧化物层的厚度是可控且均匀的。进一步，所述薄氧化物层的厚度为5-20埃。进一步，所述氧化的氧化剂是硫酸和双氧水的混合溶液。进一步，采用湿法蚀刻去除所述间隙壁结构。 进一步，所述湿法蚀刻的腐蚀液是浓度为50 % -80 %的H3PO4。进一步，所述氧化和/或湿法蚀刻是一次完成或多次循环完成。进一步，所述金属硅化物是硅化镍。进一步，所述间隙壁结构是应力层。进一步，所述应力层是氮化硅层。根据本专利技术，可以有效保护金属硅化物层(尤其是NiSi层)和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中 图IA-图IC为本专利技术提出的用于应力近临技术的湿法蚀刻方法的各步骤的示意性剖面 图2为本专利技术提出的用于应力近临技术的湿法蚀刻方法的流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术通过湿法蚀刻去除多晶硅栅两侧的氮化硅间隙壁结构。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图IA-图IC和图2来描述本专利技术提出的用于应力近临技术的湿法蚀刻方法的详细步骤。参照图IA-图1C，其中示出了本专利技术提出的用于应力近临技术的湿法蚀刻方法的 各步骤的示意性剖面图。首先，如图IA所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽、埋层(图中未示出)等。在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层和栅极材料层。栅极介电层可包括氧化物，如，二氧化硅(SiO2)层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属娃化物层可包括娃化钛(TiSi)层。此外，作为示例，在所述栅极结构两侧形成有紧靠栅极结构的间隙壁结构102。其中，所述间隙壁结构102为应力层，用于给沟道施加应力，本实施例中，所述间隙壁结构102的材料是氮化硅。另外，在所述间隙壁结构和所述栅极结构之间还可以形成侧壁体101，所述侧壁体101通常为氧化物层，其作用是在去除所述间隙壁结构之后对所述栅极结构施加保护。在所述间隙壁结构102两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层103，本实施例中，所述金属硅化物层103为硅化镍(NiSi)层，用于后续欧姆接触的形成。接着，如图IB所示，将所述半导体衬底100浸入I-IOppm稀释的臭氧水(DIO3)中进行氧化，在所述NiSi层103的表面形成薄氧化物层104。所述薄氧化物层104的厚度是可控且均匀的。所述薄氧化物层104的厚度控制在5-20埃，具体厚度取决于后续的湿法蚀刻量。需要说明的是，所述氧化的氧化剂也可以是硫酸和双氧水的混合溶液(SPM)以及其它可以形成厚度均匀的薄氧化物层的氧化剂。接着，如图IC所示，采用湿法蚀刻去除所述间隙壁结构102。所述湿法蚀刻的腐蚀液是浓度为50% -80 %的H3PO4，蚀刻过程中，所述薄氧化物层104可以保护所述NiSi层103以及硅衬底100不受H3PO4腐 蚀液的破坏。至此，完成了根据本专利技术示例性实施例的方法实施的全部工艺步骤，需要说明的是，本专利技术提出的化学氧化-湿法蚀刻工艺可以一次完成，或者多次循环进行，以减少每次湿法蚀刻的蚀刻量，避免对NiSi层以及硅衬底的破坏。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本专利技术，采用先化学氧化在用H3PO4湿法蚀刻的方法去除氮化硅间隙壁结构，可以有效保护NiSi层和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。参照图2，其中示出了本专利技术提出的用于应力近临技术的湿法蚀刻方法的流程图，用于简要示出整个制造工艺的流程。在步骤201中，提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层； 在步骤202中，对所述半导体衬底进行氧化，在所述金属硅化物层上形成薄氧化物层； 在步骤203中，去除所述间隙壁结构。本专利技术已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本专利技术限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本专利技术并不局限于上述实施例，根据本专利技术的教导还可以做出更多种的变型和修改，这些变型和修改均落在本专利技术所要求保护的范围以内。本专利技术的保护范围由附属的权利要求书及其等效范围所界定。权利要求1.，包括 提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；对所述半导体衬底进行氧化，在所述金属硅化物层上形成一薄氧化物层；去除所述间隙壁结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，李超伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：