一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体结构，包括半导体衬底、高k介电层、浸润层和牺牲栅电极层；形成虚拟栅极结构；在所述虚拟栅极结构的两侧形成紧靠所述虚拟栅极结构的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成栅沟槽；在所述栅沟槽中形成金属栅。其中，形成金属栅的步骤包括：形成TMAAB于所述栅沟槽中，所述TMAAB作为金属铝填充的前体；对所述金属铝前体进行退火处理。根据本发明专利技术，可以有效提高应用传统沉积工艺实现金属栅填充的能力，并且由于金属铝只能从所述栅沟槽的底部自下而上生长，基于此特点，应用本发明专利技术提出的方法可以在任何结构的栅沟槽中填充金属铝栅。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种提高金属栅填充能力的方法。
技术介绍
在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用后栅极(gate-last)工艺。典型的后栅极工艺的过程包括首先，在半导体衬底上形成虚拟栅极结构，所述虚拟栅极结构由自下而上的界面层、高k介电层、覆盖层(capping layer)和牺牲栅电极层构成；然后，在所述虚拟栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(workfunction metal layer)、阻挡层(barrier layer)和浸润层(wetting layer);最后进行金属栅(通常为招)的填充。采用上述工艺制作的晶体管结构通常称为高k介电层/金属栅晶体管。在形成所述金属栅极结构的过程中，通常采用沉积工艺形成所述金属栅极结构的各层材料，包括原子层沉积(ALD)、化学气相沉积(CVD)和物理气相沉积(PVD)。其中，前两种沉积工艺可以在所述沟槽的底部和侧壁形成很好的共形覆盖层，但是随着沉积层数的增力口，使得所述沟槽的顶部开口越来越小，影响后续金属栅的填充；物理气相沉积工艺则可以通过控制相关参数使所述金属栅极结构的各层材料仅沉积在所述沟槽的底部，但是在填充具有高深宽比结构的沟槽时，溅射出的原子由于散射效应在未完成底部沉积的情况下，已经先将所述沟槽的顶部开口封住，影响后续金属栅的填充。因此，上述传统的沉积方法不能有效地实施后栅极工艺中的金属栅的填充，需要提出一种方法，提高采用传统的沉积方法形成金属栅极结构的能力。
技术实现思路
针对现有技术的不足，本专利技术提供，包括提供半导体结构，包括半导体衬底、高k介电层、浸润层和牺牲栅电极层；形成虚拟栅极结构；在所述虚拟栅极结构的两侧形成紧靠所述虚拟栅极结构的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成栅沟槽；在所述栅沟槽中形成金属栅。进一步，形成虚拟栅极结构的步骤包括蚀刻形成在所述半导体衬底上的所述各层材料。进一步，形成金属栅的步骤包括形成TMAAB于所述栅沟槽中，所述TMAAB作为金属铝填充的前体；对所述金属铝前体进行退火处理。进一步，所述半导体结构还包括位于所述高k介电层和浸润层之间的功函数金属层和復盖层。进一步，采用原子层沉积工艺或物理气相沉积工艺形成所述覆盖层。进一步，所述覆盖层的材料是氮化钛或氮化钽；所述覆盖层的厚度为10-20埃。 进一步，采用物理气相沉积工艺形成所述浸润层。进一步，所述浸润层的材料是不含有氧化物或含氮金属的材料。进一步，所述浸润层的材料是钛或钛铝合金。进一步，所述浸润层的厚度为30-100埃。进一步，所述半导体结构还包括位于所述半导体衬底和高k介电层之间的界面层。进一步，采用化学气相沉积工艺形成所述TMAAB于所述栅沟槽中。进一步，所述化学气相沉积工艺是在40_70°C的条件下进行的。 进一步，所述化学气相沉积工艺是在70°C的条件下进行的。进一步，所述退火处理的温度为100-500°C。进一步，所述退火处理持续的时间为100-600S。进一步，所述金属栅为金属铝栅。根据本专利技术，可以有效提高应用传统沉积工艺实现金属栅填充的能力。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中 图IA-图IF为本专利技术提出的提高金属栅填充能力的方法的各步骤的示意性剖面图； 图2为本专利技术提出的提高金属栅填充能力的方法的流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的提高金属栅填充能力的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图IA-图IF和图2来描述本专利技术提出的提高金属栅填充能力的方法的详细步骤。参照图IA-图1F，其中示出了本专利技术提出的提高金属栅填充能力的方法的各步骤的示意性剖面图。首先，如图IA所示，提供半导体结构100，所述半导体结构100包括半导体衬底101、界面层102、高k介电层103和功函数金属层104。所述半导体衬底101的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底101选用单晶硅材料构成。在半导体衬底101中形成有隔离槽、埋层等，为了简化，图示中予以省略。所述界面层102的材料可包括氧化物，如二氧化硅(SiO2)。所述高k介电层103的材料可包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛、氧化招等，特别优选的是氧化铪、氧化错和氧化招。所述功函数金属层104可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金和氮化钨。接着，如图IB所示，在所述功函数金属层104上依次形成覆盖层105、浸润层106 和牺牲栅电极层107。所述覆盖层105的材料包括氮化钛和氮化钽。采用原子层沉积工艺或物理气相沉积工艺形成所述覆盖层105。所述覆盖层105的厚度为10-20埃。所述浸润层106的材料包括钛、钛铝合金和其它不含有氧化物或含氮金属的材料。本实施例中，采用钛或钛铝合金作为所述浸润层106的材料，选用物理气相沉积工艺形成所述浸润层106。所述浸润层106的厚度为30-100埃。所述牺牲栅电极层107的材料为多晶硅。采用低压化学气相沉积工艺(LPCVD)形成所述牺牲栅电极层107。接着，如图IC所示，蚀刻形成在所述半导体衬底101上的各层材料，得到虚拟栅极结构108。所述蚀刻过程采用传统工艺进行，该工艺为本领域所公知，在此不再加以赘述。接着，如图ID所示，在所述虚拟栅极结构108的两侧形成紧靠所述虚拟栅极结构的间隙壁结构109。所述间隙壁结构109可以包括至少一层氧化物层和/或至少一层氮化物层。形成所述间隙壁结构109的方法为本领域所公知，在此不再加以赘述。接下来，在所述半导体衬底101上沉积层间绝缘层(图中为示出)，之后对所述层间绝缘层进行化学机械研磨以露出所述虚拟栅极结构108的顶部。所述层间绝缘层采用本领域中常用的各种材料，例如氧化物。接着，如图IE所示，以所述间隙壁结构109为掩膜，蚀刻所述虚拟栅极结构，去除所述虚拟栅极结构最上层的牺牲栅电极层，在所述间隙壁结构109的中间形成一栅沟槽110。采用传统工艺完成对所述牺牲栅电极层的蚀刻，例如干法蚀刻。接着，如图IF所示，在所述栅沟槽中形成金属栅111。在所述栅沟槽中填充金属铝，所述本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体结构，包括半导体衬底、高k介电层、浸润层和牺牲栅电极层；形成虚拟栅极结构；?在所述虚拟栅极结构的两侧形成紧靠所述虚拟栅极结构的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成栅沟槽；在所述栅沟槽中形成金属栅。

【技术特征摘要】

【专利技术属性】
技术研发人员：平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：