用于3D拓扑图形晶片的光刻模型制造技术

本发明专利技术公开了用于3D拓扑图形晶片的光刻模型。本发明专利技术还公开了用于模拟由入射辐射在衬底上的抗蚀剂层内形成的图像的方法，所述方法包括步骤：计算在抗蚀剂层内一深度处的入射辐射引起的向前传播电场或向前传播磁场；计算在抗蚀剂层内所述深度处的入射辐射引起的向后传播电场或向后传播磁场；由向前传播电场或向前传播磁场以及向后传播电场或向后传播磁场计算在抗蚀剂层内所述深度处的辐射场，同时忽略向前传播电场或向前传播磁场和向后传播电场或向后传播磁场之间的干涉。

【技术实现步骤摘要】
用于3D拓扑图形晶片的光刻模型
技术介绍
可以将光刻设备例如用在集成电路(ICs)的制造中。在这种情形中，掩模可以包含对应于所述IC的单层的电路图案，并且可以将该图案成像到已经涂覆了一层辐射敏感材料(抗蚀剂)的衬底(硅晶片)上的目标部分(包括一个或多个管芯)上。通常，单个晶片将包含相邻目标部分的整个网络，其中所述相邻目标部分通过投影系统被一次一个地连续辐射。在一种类型的光刻投影设备中，通过将整个掩模图案一次曝光到所述目标部分上来辐射每一目标部分；这样的设备通常称作为晶片步进机。在通常称为步进和扫描设备的可选设备中，通过在沿给定的参考方向(“扫描”方向)于投影束下逐步扫描掩模图案的同时沿与该方向平行或反向平行的方向同步地扫描所述衬底台来辐射每一目标部分。因为通常投影系统将具有放大因子(magnification factor)M(通常M < I),衬底台被扫描的速度V将是掩模台被扫描的速度的M倍。在使用光刻投影设备的制造过程中，掩模图案被成像到至少部分地由一层辐射敏·感材料(抗蚀剂)覆盖的衬底上。在该成像步骤之前，衬底可以经过多种工序，例如涂底料、抗蚀剂涂覆和软烘烤。在曝光之后，衬底可以经过其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图案化的基础。然后，这样的图案化层可以经过多种处理，例如蚀刻、离子注入(掺杂)、金属化、氧化、化学-机械抛光等，以完成一个单层。如果需要几个层，则对于每个新的层必须重复整个工序或其变体。最后，在衬底(晶片)上将形成器件的阵列。然后，这些器件通过例如划片(dicing)或切割等技术彼此分割开，然后独立的器件可以安装到连接到插脚等的载体上。基于简明的原因，投影系统在下文中被称为“透镜”;然而，该术语应该被广义地解释为包含不同类型的投影系统，包括例如折射式光学系统、反射式光学系统和反射折射式系统。辐射系统还可以包括根据任一种这种设计类型的用于引导、成形或控制投影辐射束的构件，并且这种构件在下文中还可以统称或单一地称为“透镜”。而且，光刻设备可以是具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多台”的装置中，附加的台可以并行地使用，或可以在一个或多个台上执行预备步骤的同时使用一个或多个其它的台进行曝光。上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。用来形成这种掩模的图案使用计算机辅助设计(“CAD”)程序来生成，这种过程通常被称为电子设计自动化(“EDA”)。大多数CAD程序依照一组预定的设计规则以便产生功能化掩模。这些规则通过过程和设计限制来设定。例如，设计规则限定电路器件(例如栅极、电容等)或互连线之间的间隔容许量，使得确保电路器件或线不会彼此以不希望的方式相互作用/影响。通常，设计规则限制被称为“临界尺寸”(“CD”)。电路的临界尺寸CD可以被定义成线或孔的最小宽度或两条线或两个孔之间的最小间隔。因此，CD决定所设计的电路的总的尺寸和密度。当然，集成电路制造的目标之一是(通过掩模)在晶片上忠实地复制原始电路设计。正如所知的，微光刻是制造半导体集成电路的核心步骤，其中形成在半导体晶片衬底上的图案限定半导体器件的功能元件，例如微处理器、存储器芯片等。类似的光刻技术还用于形成平板显示器、微电子机械系统(MEMS)以及其他器件。随着半导体制造工艺的继续发展，电路元件的尺寸持续地减小，同时在过去的十年中每个器件的功能元件(诸如晶体管等)的数量逐步地增长，遵循通常所说的“摩尔定则”。在当前的技术 状态下，使用光学光刻投影系统(已知为扫描器)制造先进器件的关键层，其中该光学光刻投影系统使用来自深紫外激光源的照射将掩模图像投影到衬底上，形成尺寸远小于lOOnm、S卩小于投影光的半波长的单个电路特征。根据分辨率公式⑶=klX λ /NA，其中印刷尺寸小于光学投影系统的经典分辨率极限的特征的工艺通常被称为低-kl(low-kl)光刻术，其中λ是所用辐射的波长(目前大多数情况下是248nm或193nm) ,NA是投影光学系统的数值孔径，CD是临界尺寸(通常是印刷的最小特征尺寸)，以及h是经验分辨率因子。通常kl越小，越难以在晶片上复制类似电路设计者计划的形状和尺寸的图案以便实现特定电功能和性能。为了克服这些困难，对投影系统以及掩模设计应用复杂精密的微调步骤。这些包括但不限于例如NA和光学相干设置的优化、用户定制的照射方案、使用相移掩模、掩模布局中的光学邻近校正、或通常称为“分辨率增强技术”(RET)的其他方法。作为RET的一个重要的示例，光学邻近校正(OPC)解决了晶片上所印刷的特征的最终尺寸和位置将不简单地是掩模上的对应的特征的尺寸和位置的函数的事实。要注意的是，术语“掩模”和“掩模版”在此可以相互交换地使用。对于通常的电路设计上存在的小的特征尺寸和高的特征密度，给定特征的特定边缘的位置将一定程度受其他相邻特征的存在与否的影响。这些邻近效应来源于一个特征与另一特征耦合的微小量的光。类似地，邻近效应可以由曝光后的烘焙(PEB)、抗蚀剂显影以及通常在光刻曝光之后的蚀刻期间的扩散和其他化学效应引起。为了确保根据给定目标电路设计的需求而在半导体衬底上形成特征，需要使用经验数学模型预测邻近效应，并且在成功地制造高端器件之前需要将校正或预变性应用至掩模的设计中。在通常的高端设计中，几乎每一个特征边缘都需要一些修改，以便实现与目标设计充分接近的印刷图案。这些修改可以包括移动或偏移边缘位置或线宽以及应用不是为了印刷其本身但是将影响相关主要特征的性质的“辅助”特征。在半导体工业中，微光刻(或简单光刻术)是在半导体晶片上印刷电路图案的过程(例如，硅或GaAs晶片)。目前，光学光刻术是用于半导体器件或诸如平板显示器等其他器件的批量制造的主要技术。这种光刻术采用在可见光至深紫外光谱范围内的光来曝光衬底上的光敏感抗蚀剂。在将来，可以采用极紫外(EUV)和软X射线。在曝光之后，抗蚀剂被显影以得出抗蚀剂图像。在讨论本专利技术之前，简单描述了有关整体模拟和成像过程。图I示出示例性光刻投影系统10。主要部件是光源12，其可以例如是深紫外准分子激光源，或其他波长的源，包括EUV波长；限定部分相干性并且可以包括特定源成形光学元件14、16a以及16b的照射光学元件；掩模或掩模版18 ;以及将掩模版图案的图像形成到晶片平面22上的投影光学元件16c。光瞳平面处的可调的滤光片或孔20可以限制入射到晶片平面22上的束角度范围，其中最大可能角度限定投影光学元件的数值孔径NA = sin (ΘωJ。图2中示出了光刻投影设备中的用于模拟光刻的示例性流程图。源模型31表示源的光学特性(包括辐射强度分布和/或相分布)。投影光学元件模型32表示投影光学元件的光学特性(包括被投影光学元件引起的辐射强度分布和/相分布的改变)。设计布局模型35表示设计布局的光学特性(包括给定设计布局33引起的辐射强度分布和/或相分布的改变)，其表示通过图案形成装置上或通过其形成的特征的布置。由设计布局模型35、投影光学元件模型32以及设计布局模型35可以模拟空间图像36。使用抗蚀剂模型37可以由空间图像36模拟抗蚀剂图像37。光刻的模拟可以本文档来自技高网...

【技术保护点】
一种用于模拟由入射辐射在衬底上的抗蚀剂层内形成的图像的方法，所述衬底具有位于抗蚀剂层内或下面的特征，所述方法包括步骤：基于所述特征的特性使用一个或多个散射函数确定衬底特有的散射函数，其中衬底特有的散射函数表征入射辐射的在抗蚀剂层内被所述特征引起的散射。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘鹏，
申请(专利权)人：ASML荷兰有限公司，
类型：发明
国别省市：