【技术实现步骤摘要】
本专利技术属于集成电路
，具体涉及级联放大电路的版图设计方法及布局结构。
技术介绍
CMOS工艺中，一个没有经过校准的运放，它的直流偏移电压约为几mv。在需要高的放大倍数的场合(增益大于100)。几mv的直流偏移电压到输出就会变成几百mv，在大多数的应用场合是无法接受的。图I是级联放大器的电路示意图，该放大器电路由两级反相放大器构成。在普通的版图设计方法中，运放A和运放B的版图分别是独立布置的，如图2，它们的直流偏移电压 具有一定的随机性，可能出现以下的几种情况I、运放A的直流偏移电压是正的，运放B的直流偏移电压也是正的。2、运放A的直流偏移电压是正的，运放B的直流偏移电压是负的。3、运放A的直流偏移电压是负的，运放B的直流偏移电压也是负的。4、运放A的直流偏移电压是负的，运放B的直流偏移电压是正的。在运放的设计中，版图的设计直接影响运放的输出直流偏移电压。即使运放A和运放B的直流偏移电压是相同方向的，也会因为两个运放的版图位置不同而大小不同。
技术实现思路
本专利技术目的是提供一种减少级联放大电路直流偏移电压的版图设计方法，通过新的版图设计方法来改善级联运算...
【技术保护点】
一种减少级联放大电路直流偏移电压的版图设计方法，其特征在于：将运放A和运放B的直流偏移电压大小，方向设计的更为接近。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄海涛，张宝月，
申请(专利权)人：珠海市杰理科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。