【技术实现步骤摘要】
本专利技术涉及微电子领域中的集成电路设计
,特别是一种级联电池保护电路及其系统。
技术介绍
现有技术中单体锂电池的保护电路已经很成熟,但是对于多节串联的锂电池来讲,组建与其匹配的保护电路有一定的难度。在满足电池保护系统的需求情况下,当电池保护系统中需要串联的电池保护芯片单元数目增多时,由于电池总电压的升高,需要通过级联多个电池保护芯片单元作为电池保护系统的电池保护电路。在芯片级联时,通常仍会使用上级芯片的充电控制输出和放电控制输出向下级传递保护信息,但是在这两个级联传递的信号通路上会串联两个大电阻用于限制电流大小以节省功耗和保护芯片免受大电流冲击。图1为现有技术提供的一种级联电池保护电路示意图。如图1中上级电池保护芯片MM3474(2)的充电控制输出管脚OV串联一个电阻Rsoc12,然后与下级电池保护芯片MM3474(1)的过充电保护信号输入管脚SOC相连;上级芯片的放电控制输出管脚DCHG串联一个电阻Rsoc12后,与下级芯片的过放电保护信号输入管脚SDC相连。Rsoc12为10KΩ。然而,在保护芯片的外围电路串联大电阻,使得电池保护电路的成本上升,芯片的集成度也不高。
技术实现思路
本专利技术的目的是针对现有技术的缺陷,提供一种级联电池保护电路,去掉现有技术芯片的外围电路串联的两个大电阻;在电池保护芯片上实现芯片的限制电流大小以节省功耗和保护芯片免受大电流冲击。本专利 ...
【技术保护点】
一种级联电池保护电路,所述电路包括级联的至少两个电池保护芯片电路,每个电池保护芯片电路上设置有充电控制输出管脚OV、放电控制输出管脚DCHG、过充电保护信号输入管脚SOC以及过放电保护信号输入管脚SDC;其特征在于,每个电池保护芯片电路(001)包括充放电控制输出子电路(002)和过充放电保护输入子电路(003);其中,所述充放电控制输出子电路(002),接收所述电池保护芯片电路(001)的内部第一控制信号C_CTRL来判断是否上拉所述充电控制输出管脚OV的电平;接收所述电池保护芯片电路(001)的内部第二控制信号D_CTRL来判断是否上拉放电控制输出管脚DCHG的电平;所述过充放电保护输入子电路(003),通过所述过充电保护信号输入管脚SOC直接与上级电池保护芯片的所述充电控制输出管脚OV相连形成充电控制输出通路;并通过所述过放电保护信号输入管脚SDC直接与上级电池保护芯片的所述放电控制输出管脚DCHG相连形成放电控制输出通路;所述每个电池保护芯片电路(001)根据所述充电控制输出通路以及所述放电控制输出通路来限制通路上的电流大小。
【技术特征摘要】
1.一种级联电池保护电路,所述电路包括级联的至少两个电池保护芯片
电路,每个电池保护芯片电路上设置有充电控制输出管脚OV、放电控制输出
管脚DCHG、过充电保护信号输入管脚SOC以及过放电保护信号输入管脚
SDC;其特征在于,每个电池保护芯片电路(001)包括充放电控制输出子电
路(002)和过充放电保护输入子电路(003);其中,
所述充放电控制输出子电路(002),接收所述电池保护芯片电路(001)
的内部第一控制信号C_CTRL来判断是否上拉所述充电控制输出管脚OV的
电平;接收所述电池保护芯片电路(001)的内部第二控制信号D_CTRL来判
断是否上拉放电控制输出管脚DCHG的电平;
所述过充放电保护输入子电路(003),通过所述过充电保护信号输入管
脚SOC直接与上级电池保护芯片的所述充电控制输出管脚OV相连形成充电
控制输出通路;并通过所述过放电保护信号输入管脚SDC直接与上级电池保
护芯片的所述放电控制输出管脚DCHG相连形成放电控制输出通路;
所述每个电池保护芯片电路(001)根据所述充电控制输出通路以及所述
放电控制输出通路来限制通路上的电流大小。
2.根据权利要求1所述的电路,其特征在于,所述充放电控制输出子电
路(002)包括第一PMOS管MPU1、第二PMOS管MPU2、第三PMOS管
MPU3、第四PMOS管MPU4、第五PMOS管MPU5以及第六PMOS管MPU6,
第一NMOS管MNU1、第二NMOS管MNU2以及第三NMOS管MNU3,第
一电阻RU1;其中,
第一PMOS管MPU1分别和第二PMOS管MPU2、第三PMOS管MPU3
以及第四PMOS管MPU4共源共栅,第一PMOS管MPU1的漏极和栅极与第
\t一NMOS管MNU1的漏极相连,其源极接电源VDD;第二PMOS管MPU2
的漏极与第一NMOS管MNU1的栅极以及第二NMOS管MNU2的漏极相连;
第三PMOS管MPU3的漏极与第五PMOS管MPU5的漏极相连;第四PMOS
管MPU4的漏极与第六PMOS管MPU6的源极相连;第一NMOS管MNU1
的源极与第一电阻RU1的一端以及第二NMOS管MNU2的栅极相连;第一
电阻RU1的另一端接地;第二NMOS管MNU2的源极接地;第五PMOS管
MPU5的栅极接收第一控制信号C_CTRL,其漏极与所述充电控制输出管脚OV
相连;第六PMOS管MPU6的栅极接收第二控制信号D_CTRL并与第三NMOS
管MNU3的栅极相连,其漏极与所述放电控制输出管脚DCHG以及第三
NMOS管MNU3的漏极相连;第三NMOS管MNU3的源极接地。
3.根据权利要求2所述的电路,其特征在于,所述第三PMOS管MPU3
与所述第一PMOS管MPU1以及所述第二PMOS管MPU2为电流镜,且MPU3:
MPU2:MPU1比例为K:1:1,K为预设的大于1的系数;
所述第四PMOS管MPU4与所述第一PMOS管MPU1以及所述第二PMOS
管MPU2为电流镜,且MPU4:MPU2:MPU1比例为K:1:1,K为预设的大于
1的系数。
4.根据权利要求3所述的电路,其特征在于,所述第三PMOS管MPU3
可设置于第五PMOS管MPU5和所述充电控制输出管脚OV之间;其中,其
栅极与所述第二PMOS管MPU2以及所述第一PMOS管MPU1的栅极相连,
其源极与第五PMOS管MPU5的漏极相连,其漏极与充电控制输出管脚OV
相连;和/或
所述第四PMOS管MPU4可设置于第六PMOS管MPU6和所述放电控制
输出管脚DCHG之间;其中,其栅极与所述第二PMOS管MPU2以及所述第
\t一PMOS管MPU1的栅极相连,其源极与第六PMOS管MPU6的漏极相连,
其漏极与所述放电控制输出管脚DCHG相连。
5.根据权利要求2所述的电路,其特征在于,可用第二电阻取代第三PMOS
管MPU3;其中,第二电阻的一端与所述第一PMOS管MPU1、所述第二PMOS
管...
【专利技术属性】
技术研发人员:尹航,田文博,王钊,
申请(专利权)人:无锡中感微电子股份有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。