逻辑电路制造方法以及逻辑电路技术

本发明专利技术提供了一种逻辑电路制造方法以及逻辑电路。逻辑电路制造方法包括：在硅片中形成有源区；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；形成逻辑器件的栅极；执行NMOS核心器件区域的轻掺杂；执行PMOS核心器件区域的轻掺杂；执行NMOS区域的n型离子注入；执行PMOS区域的p型离子注入；其中，不执行NMOS和PMOS输入输出器件的轻掺杂步骤。

【技术实现步骤摘要】
逻辑电路制造方法以及逻辑电路
本专利技术涉及半导体制造工艺，更具体地说，本专利技术涉及一种逻辑电路制造方法以及由此制成的逻辑电路。
技术介绍
在CMOS逻辑器件工艺中，通常包含输入/输出器件(I/Odevice)和核心器件(Coredevice)两种主要器件，输入/输出器件主要用于芯片与外围电路的输入/输出功能，由于其需要承受较高的电压，因此其栅氧通常较厚。核心器件主要用于芯片内部的逻辑运算，由于其需要速度较快，所以核心器件的栅氧通常较薄。针对例如由CMOS逻辑器件组成的逻辑电路，图1示意性地示出了根据现有技术的逻辑电路制造方法的流程图。如图1所示，根据现有技术的逻辑电路制造方法包括：有源区形成步骤S1，用于在硅片中形成有源区；高压N阱形成步骤S2，用于在有源区中形成高压N阱；低压N阱形成步骤S3，用于有源区中形成低压N阱；高压P阱形成步骤S4，用于在有源区中形成高压P阱；低压P阱形成步骤S5，用于在有源区中形成低压P阱；氧化层图案形成步骤S6，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤S7，用于形成逻辑器件的栅极；NMOS核心器件轻掺杂步骤S8，用于执行NMOS核心器件区域的轻掺杂；PMOS核心器件轻掺杂步骤S9，用于执行PMOS核心器件区域的轻掺杂；NMOS输入输出器件轻掺杂步骤S10，用于执行NMOS输入输出器件区域的轻掺杂；PMOS输入输出器件轻掺杂步骤S11，用于执行PMOS输入输出器件区域的轻掺杂；NMOS区域n型离子注入步骤S12，用于执行NMOS区域的n型离子注入；以及PMOS区域p型离子注入步骤S13，用于执行PMOS区域的p型离子注入。但是，在根据现有技术的逻辑电路制造方法中，由于核心器件和输入输出器件的阱区形成步骤必须是分开的，从而才能符合核心器件和输入输出器件各自的要求。并且NMOS和PMOS输入输出器件还需要轻掺杂步骤。导致步骤较多且需要较多的掩膜数量，因此成本较高。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在的上述缺陷，提供一种能够减少现有逻辑电路制造方法中NMOS和PMOS输入输出器件形成时所需的P阱和N阱的光刻步骤，以及栅极形成后的输入输出器件所需的轻掺杂对应的光刻及离子注入步骤，同时加大核心器件注入能量以进行环状离子注入从而抑制其短沟道效应，从而减少输入输出器件形成过程中所需的掩膜数量和离子注入步骤的逻辑电路制造方法以及由此制成的逻辑电路。为了实现上述技术目的，根据本专利技术的第一方面，提供了一种逻辑电路制造方法，其包括：有源区形成步骤，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂；改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。优选地，以输入输出器件需要的离子量为基准进行离子注入，N阱形成步骤形成了核心器件和输入输出器件两者的N阱区域，P阱形成步骤形成了核心器件和输入输出器件两者的P阱区域；此后，在改进的NMOS核心器件轻掺杂步骤和改进的PMOS核心器件轻掺杂步骤中，采取加大能量的环状注入将与源漏反型的离子注入到核心器件的器件沟道之中从而抑制其短沟道效应。优选地，NMOS区域n型离子注入步骤执行NMOS区域的光刻处理，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入。优选地，PMOS区域p型离子注入步骤执行PMOS区域的光刻处理，用来实现在PMOS区域的p型离子注入，同时用光阻挡住NMOS区域，防止离子注入。优选地，所述逻辑电路是由CMOS逻辑器件组成的逻辑电路。根据本专利技术的第二方面，提供了根据本专利技术的第一方面所述的逻辑电路制造方法制成的逻辑电路。根据本专利技术的逻辑电路制造方法取消了NMOS和PMOS输入输出器件所需的轻掺杂步骤以实现低成本的逻辑电路制成工艺，并且将核心器件和输入输出器件一起进行阱区注入，节省了分开形成阱区的步骤，节省了掩膜数量，然后采取加大能量的环状注入，将与源漏反型的离子注入到核心器件沟道之中，从而增大核心器件的阈值电压，对一次性形成核心器件和输入输出器件的阱区所带来的问题进行补偿；并且通过加大能量的环状注入来抑制核心器件的短沟道效应，实现低成本的逻辑制成。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据现有技术的逻辑电路制造方法的流程图。图2示意性地示出了根据本专利技术实施例的逻辑电路制造方法的流程图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图2示意性地示出了根据本专利技术实施例的逻辑电路制造方法的流程图。如图2所示，根据本专利技术实施例的逻辑电路制造方法包括：有源区形成步骤ST1，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤ST2，用于以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤ST3，用于以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤ST4，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤ST5，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤ST6，用于执行NMOS核心器件区域的轻掺杂；改进的PMOS核心器件轻掺杂步骤ST7，用于执行PMOS核心器件区域的轻掺杂；此后，取消了传统的NMOS和PMOS输入输出器件的轻掺杂步骤，而是直接执行下述NMOS区域n型离子注入步骤ST8和PMOS区域p型离子注入步骤ST9；NMOS区域n型离子注入步骤ST8，用于执行NMOS区域的n型离子注入；NMOS区域n型离子注入步骤ST8实际上是NMOS区域的光刻步骤，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入；PMOS区域p型离子注入步骤ST9，用于执行PMOS区域的p型离子注入。PMOS区域p型离子注入步骤ST9实际上是PMOS本文档来自技高网...

【技术保护点】
一种逻辑电路制造方法，其特征在于包括：有源区形成步骤，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂；改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。

【技术特征摘要】
1.一种逻辑电路制造方法，其特征在于包括：有源区形成步骤，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂，所述NMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到NMOS核心器件的器件沟道中；改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂，所述PMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到PMOS核心器件的器件沟道中；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；其中，在改进的...

【专利技术属性】
技术研发人员：张瑛，莘海维，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：