【技术实现步骤摘要】
低功耗逻辑电路
本专利技术涉及逻辑电路领域，尤其涉及一种低功耗逻辑电路。
技术介绍
随着物联网技术的发展，人们逐渐对电池供电的系统有了长期无需充电以及无需 频繁更换电池的需求，这就要求系统的功耗比较低（如，根据蓝牙4. 0的标准，系统的功耗 要降低到微安级）。 现有系统中的数字电路在翻转时会消耗较大的动态电流功耗，由此导致系统的平 均功耗比较大。如图1所示的现有的逻辑电路的电路图，如图1所示，包括一个PM0S晶体 管和一个NM0S晶体管。其中，PM0S晶体管的源极连接到电源VDD，NM0S晶体管的源极连接 到地电位。PM0S晶体管的漏极和NM0S晶体管的漏极相连接，作为输出端。PM0S晶体管的 栅极和NM0S晶体管的栅极相连接，作为输入端。当输入端信号从低电平变为高电平时，会 经过一段输入信号为中间电平的时间，此时PM0S晶体管和NM0S晶体管同时导通，导致瞬间 逻辑电路的电流较大；同样输入端信号从高电平变为低电平时，会经过一段输入信号为中 间电平的时间，此时PM0S晶体管和NM0S晶体管同时导通，导致瞬间电流较大。 由此可见，现有的逻辑电路在输入端信号发生变化（由低电平变为高电平，或者 由高电平变为低电平）时，会导致逻辑电路的瞬间电流较大，而此瞬间的电流会消耗较大 的动态电流功耗。
技术实现思路
本专利技术实施例提供了一种低功耗逻辑电路，可以解决现有的逻辑电路在输入端信 号发生变化时，消耗动态电流功耗大，从而导致系统需要频繁充电或频繁更换电池的问题。 第一方面，提供了一种低功耗逻辑电路，该逻辑电路包括：电...
【技术保护点】
一种低功耗逻辑电路，其特征在于，所述逻辑电路包括：电流限制电路、第一组晶体管和第二组晶体管；所述电流限制电路，连接至输出端；所述第一组晶体管，所述第一组晶体管的源极连接至电源端，栅极连接至输入端，漏极连接至所述电流限制电路；所述第二组晶体管，所述第二组晶体管的源极连接至接地端，栅极连接至所述输入端，漏极连接至所述电流限制电路；当所述第一组晶体管导通时，第一电流经所述电流限制电路至所述第二组晶体管，其中，所述第一电流被所述电流限制电路限制为不大于预设阈值的电流值；或者，当所述第二组晶体管导通时，第二电流经所述电流限制电路至所述第一组晶体管，其中，所述第二电流被所述电流限制电路限制为不大于预设阈值的电流值。
【技术特征摘要】
1. 一种低功耗逻辑电路，其特征在于，所述逻辑电路包括：电流限制电路、第一组晶体 管和第二组晶体管； 所述电流限制电路，连接至输出端； 所述第一组晶体管，所述第一组晶体管的源极连接至电源端，栅极连接至输入端，漏极 连接至所述电流限制电路； 所述第二组晶体管，所述第二组晶体管的源极连接至接地端，栅极连接至所述输入端， 漏极连接至所述电流限制电路； 当所述第一组晶体管导通时，第一电流经所述电流限制电路至所述第二组晶体管，其 中，所述第一电流被所述电流限制电路限制为不大于预设阈值的电流值；或者， 当所述第二组晶体管导通时，第二电流经所述电流限制电路至所述第一组晶体管，其 中，所述第二电流被所述电流限制电路限制为不大于预设阈值的电流值。2. 根据权利要求1所述的逻辑电路，其特征在于，所述第一组晶体管的漏极与所述电 流限制电路共同连接至所述输出端；或者， 所述第二组晶体管的漏极与所述电流限制电路共同连接至所述输出端。3. 根据权利要求1所述逻辑电路，其特征在于，所述输入端包括第一输入端和第二输 入端，所述输出端包括第一输出端和第二输出端； 所述第一组晶体管的栅极连接至所述第一输入端，所述第二组晶体管的栅极连接至 所述第二输入端，所述第一组晶体管的漏极与所述电流限制电路共同连接至所述第一输出 端，所述第二组晶体管的漏极与所述电流限制电路共同连接至所述第二输出端。4. 根据权利要求3所述的逻辑电路，其特征在于，所述第一输入端的输入信号为第一 输入信号，所述第一输出端的输出信号为第一输出信号，所述第二输入端的输入信号为第 二输入信号，所述第二输出端的输出信号为第二输出信号。5. -种具有多级权利要求3或4所述逻辑电路的反相器，其中，除第一级逻辑电路外的 各级逻辑电路的第一输入端连接至上一级逻辑电路的第一输出端，除第一级逻辑电路外的 各级逻辑电路的第二输入端连接至上一级逻辑电路的第二输出端。6. 根据权利要求3所述的逻辑电路，其特征在于，所述第一输入端包括X个第一子输入 端，所述第一组晶体管包括X个PMOS晶体管；所述第二输入端包括X个第二子输入端，所述 第二组晶体管包括X个NMOS晶体管，其中，X为自然数； X个PMOS晶体管...
【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。