本发明专利技术涉及一种基于径向基网络算法获取集成电路成品率的方法，属于集成电路技术领域，该方法包括：根据集成电路工艺厂商提供的工艺参数，采用径向基网络算法，建立一个替代电路仿真的替代模型，将工艺参数作为替代模型的自变量，电路性能指标作为替代模型的函数值；根据最小范数方法，获取最易使集成电路失效的工艺浮动值；得到的替代模型和最易失效的工艺浮动值，进行统计采样，获取采样点和电路性能指标；根据所述采样点及其电路性能指标，通过统计学方法得到该集成电路的成品率。该方法可降低成品率获取过程中的电路仿真次数，减少分析集成电路成品率所用的时间，缩短集成电路设计周期，加快集成电路生产，降低集成电路的成本，提高经济价值。
【技术实现步骤摘要】
本专利技术属于集成电路
，特涉及获取集成电路成品率的方法。
技术介绍
集成电路的生产分为两个阶段。第一阶段，集成电路的设计者进行集成电路设计设计者通过集成电路仿真工具对所设计的集成电路进行仿真分析，获得所设计的集成电路性能。当所设计的性能满足要求后，设计者将设计好的集成电路设计方案交给集成电路生产厂商。第二阶段，集成电路生产厂商进行集成电路制造生产厂商根据设计者提供的集成电路设计方案，采用集成电路工艺技术，制造出符合设计者要求的集成电路成品。工艺浮动是指集成电路制造过程中，由于工艺不一致所产生的偏差，包括阈值电压，氧化层厚度的浮动等等。随着集成电路工艺尺寸逐渐接近物理极限，工艺浮动对于集成电路制造的影响愈发严重。集成电路成品率是指实际制造的全部集成电路中，符合设计者要求的集成电路占全部集成电路的比例。由于工艺浮动的存在，集成电路成品率不能达到100%。成品率的高低决定了集成电路的成本。成品率越高，单个集成电路的成本就越低，带来的经济效益就越高。所以，成品率成为了集成电路领域一个重要的指标，需要集成电路设计者和集成电路生产厂商共同努力，提高集成电路的成品率。集成电路生产厂商需要改进集成电路制造工艺，减小集成电路制造上所产生的工艺偏差，以提高成品率。集成电路设计者需要在设计集成电路时，不仅仅考虑所设计的集成电路性能，还需要获取所设计的集成电路成品率大小，如果成品率不符合要求，则重新设计集成电路，直到集成电路满足成品率要求为止。综上所述集成电路设计者在设计集成电路时需要预先获取成品率的要求，当设计集成电路时获得的成品率较低时，设计者需要通过改进集成电路设计，提高成品率，获得更大的经济效益。现阶段，集成电路设计者广泛应用的成品率获取方法是蒙特卡洛方法(该方法由X. Li, J. Le,和L. T. Pileggi提出，题目为统计性能建模和优化Statistical performancemodeling and optimization,发表在 Foundations and Trends in Electronic Design Automation, vol. I, no. 4, pp. 331-480，Apr. 2006)。该方法的具体流程如图I所示。该方法获取成品率的过程具体包括第一步，根据集成电路制造厂商提供的工艺浮动参数(具体表示为X P(X)，其中，X为工艺浮动向量，P(X)为工艺浮动向量X所服从的统计分布函数)进行统计采样，得到一个米样点X1 ；第二步，通过集成电路仿真工具获取该采样点X1的电路性能指标；重复上述两个步骤，当采样点数量达到收敛要求时(收敛要求为统计理论中优值系数Figure of Merit等于0. I时,所需要的采样点数量)，停止采样；这时,获得的采样点和对应的性能指标可以表示为氏，fj，{X2, f2}，…，{XN，fN}，N为收敛时的采样数量；第三步，根据所述N个采样点和对应的性能指标，通过统计学方法得到该集成电路的成品率。该方法的一个主要问题是获取集成电路成品率的时间太长，有时需要进行上百万次采样，才能获得集成电路的成品率。上百万次的采样是非常耗时的，以每次采样需要I秒为例，为了获取一个集成电路的成品率，则需要大约10天的时间。因此，专利技术一个更加快速的成品率获取方法是十分必要的。
技术实现思路
本专利技术的目的在于克服已有技术的不足之处，提出一种新的基于径向基网络算 法获取集成电路成品率的方法，该方法可降低成品率获取过程中的电路仿真次数，从而减少分析集成电路成品率所用的时间，缩短集成电路设计周期，加快集成电路生产，降低集成电路的成本，提高经济价值。本专利技术区别于传统的蒙特卡洛方法的特点及有益效果本专利技术应用径向基网络算法建立一个替代模型，把获取集成电路成品率所需的电路仿真转移到替代模型上。替代模型的计算时间会比电路仿真工具的仿真时间快三到四个数量级。同时，本专利技术不是直接根据工艺浮动参数X P(X)进行采样，而是首先获取最易使集成电路失效的工艺浮动值Xtjpt，根据X P (X-Xopt)进行采样(P (X-Xopt)表示对原有工艺参数的统计分布P(X)进行偏移，偏移向量为最易失效的工艺浮动值)，使得采样点的数量减少一到两个数量级。附图说明图I为蒙特卡洛方法的流程图。图2为本专利技术的方法流程图。图3为实验所用的电路图。具体实施例方式下面结合附图及实施例进一步详细说明本专利技术的具体内容。本专利技术的基本流程如图2所示，具体包括以下步骤I)根据集成电路工艺厂商提供的工艺参数X，采用径向基网络算法，建立一个替代电路仿真的替代模型(替代模型的作用是形成从工艺参数X到电路性能指标f的解析映射)，将工艺参数X作为替代模型的自变量，电路性能指标f作为替代模型的函数值，即f = f (X)，从而替代电路仿真工具(该算法由S. -F. Su, C. -c. Chuang, C. Tao, J. -T.Jeng和C.-C. Hsiao提出，题目为用于区间型符号数据的线性区间回归权重的径向基网络算法 Radial basis function networks with linear interval regressionweights for symbolic interval data,发表在 IEEE Transactions on Systems, Man, andCybernetics, Part B: Cybernetics, vol. 42, no. I, pp. 69 - 80, Feb. 2012)；2)根据最小范数方法，获取最易使集成电路失效的工艺浮动值X_(该最小范数方法由L. Dolecek, M. Qazi, D. Shah和A. Chandrakasan提出，题目为克服仿真局限通过最小范数方法评估静态存储器 Breaking the simulation barrier: Sram evaluation throughnorm minimization,发表在 IEEE/ACM International Conference on Computer-AidedDesign, Nov. 2008, pp. 322 - 329.)；3)根据I)得到的替代模型和2)得到的最易失效的工艺浮动值Xtjpt，进行统计采样，获取采样点和电路性能指标，所述采样过程具体包括以下步骤31)根据X P(X-Xtjpt)进行采样(p(X-X_)表示对原有工艺参数的统计分布P (X)进行偏移，偏移向量为最易失效的工艺浮动值)，得到一个采样点X1,；32)通过所述的替代模型获取该采样点X/的电路性能f/ ；重复上述31)、32)两步，当采样点数量达到收敛要求时，停止采样，获得的采样点 和对应的性能指标可以表示为{X/，f/ }，{X2' ,f2f }，···，{X/，f/ }，M为收敛时的采样数量；4)根据所述M个采样点及其电路性能指标，通过统计学方法得到该集成电路的成品率。本专利技术的实施例如下I)本实施例所需要获取成品率的集成电路为静态存储器，如图3所示，该集成电路包括六个场效应管(M1-M6)，WL为存储器字线，BL, BLb为存储器位线，Vdd为电源电压，GND为地线；2)获取集成电路商用本文档来自技高网...
【技术保护点】
一种基于径向基网络算法获取集成电路成品率的方法，其特征在于，该方法包括以下步骤：1)根据集成电路工艺厂商提供的工艺参数X，采用径向基网络算法，建立一个替代电路仿真的替代模型，将工艺参数X作为替代模型的自变量，电路性能指标f作为替代模型的函数值，即f＝f(X),从而替代电路仿真工具；2)根据最小范数方法，获取最易使集成电路失效的工艺浮动值Xopt；3)根据1）得到的替代模型和2）得到的最易失效的工艺浮动值Xopt，进行统计采样，获取采样点和电路性能指标，所述采样过程具体包括以下步骤：31）根据X～p(X?Xopt)进行采样，p(X?Xopt)表示对原有工艺参数的统计分布p(X)进行偏移，偏移向量为最易失效的工艺浮动值，得到一个采样点X1′；32）通过所述的替代模型获取该采样点X1′的电路性能f1′；重复上述31）、32）两步，当采样点数量达到收敛要求时，停止采样，获得的采样点和对应的性能指标可以表示为{X1′,f1′},{X2′,f2′},…,{XM′,fM′}，M为收敛时的采样数量；4)根据所述M个采样点及其电路性能指标，通过统计学方法得到该集成电路的成品率。
【技术特征摘要】
【专利技术属性】
技术研发人员：叶佐昌，姚健，王燕，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。