本发明专利技术公开了一种集成有低漏电肖特基二极管的IGBT结构，包括IGBT，IGBT的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；没有P型掺杂的N漂移区的顶部形成肖特基接触。本发明专利技术将低漏电肖特基二极管集成在IGBT中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小。本发明专利技术还公开了一种集成有低漏电肖特基二极管的IGBT结构的制备方法。
【技术实现步骤摘要】
本专利技术涉及一种绝缘栅双极晶体管结构，具体涉及一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构。本专利技术还涉及一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法。
技术介绍
绝缘栅双极晶体管(简称IGBT)是金属氧化物半导体(简称M0S)与双极晶体管(也叫三极管)的结合。现有的IGBT如图I所示(接触顶部的正面金属和衬底下部的背面金属未示出)，N型漂移区的顶部全部被多晶硅栅覆盖。这种结构因双极晶体管在大电流导通时具有很低的饱和电压而适合高耐压大功率应用，与功率MOS相比，大电流导通时器件功耗很小。 但是，由于这种双极晶体管结构由少数载流子(简称少子)主导导电，因此在器件关断时,少子反向恢复时间长,从而使得器件开关速度变慢,开关功耗增加。另外，现有的绝缘栅双极晶体管与功率MOS相比还有一个缺点就是没有固有的寄生反并联二极管，这使得它在某些场合应用(如逆变器)必须与一个起续流作用的二极管并联使用。
技术实现思路
本专利技术所要解决的技术问题是提供一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，它可以使开关速度提高，开关功耗降低。为解决上述技术问题，本专利技术集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的技术解决方案为包括绝缘栅双极晶体管，所述绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连。所述肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。本专利技术还提供一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其技术解决方案为，包括以下步骤第一步，按照现有的IGBT工艺，形成IGBT栅、体区和发射区；第二步，涂光刻胶、光刻；第三步，通过干刻去除N漂移区顶部覆盖的一部分多晶硅；第四步，淀积层间膜，光刻、干刻层间膜，形成接触孔，去除光刻胶；第五步，涂光刻胶、光刻，后续将要形成肖特基接触的区域上方被光刻胶覆盖，对将要形成欧姆接触的区域进行P型离子束注入；第六步，去除光刻胶、进行热退火，激活P型掺杂离子；第七步，淀积能够与N型硅表面形成肖特基接触的金属埋层，进行热退火，在P型顶部形成欧姆接触，同时在与P型相邻的N漂移区顶部形成肖特基接触；所述第七步中的金属为钛、钴或者其它能与硅形成肖特基接触的金属。第八步，后续处理。所述第八步后续处理的方法为淀积金属填满接触孔，通过干刻回刻或者化学机械研磨去除表面多余金属；淀积正面金属，通过光刻、干刻形成正面金属图形；然后在衬底背面涂光刻胶，光刻，对背面进行重掺杂硼离子注入；之后去除光刻胶，热退火，激活形成背面P型掺杂区，最后在背面形成背面金属，形成IGBT的集电极-发射极与肖特基二极管并 联的器件结构。本专利技术可以达到的技术效果是本专利技术将低漏电肖特基二极管集成在绝缘栅双极晶体管中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小，开关速度提闻。本专利技术的结构还使得肖特基二极管的反向漏电很小。本专利技术使得器件在应用时无需再外接一个二极管并联。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图I是现有技术绝缘栅双极晶体管结构的示意图；图2是本专利技术集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的俯视图，图中只显示出多晶硅和未被多晶硅覆盖的硅衬底表面；图3是图2中沿A-A’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；图4是图2中沿B-B’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；图5是图2中沿C-C’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；图6至图12是与本专利技术的方法步骤相应的结构示意图。具体实施例方式本专利技术集成有低漏电肖特基二极管的绝缘栅双极晶体管结构如图2至图5所示，包括绝缘栅双极晶体管，绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域(未被多晶硅栅覆盖的区域设置于两块被多晶硅栅覆盖的区域之间)；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域(即P型掺杂区以外的其它未被多晶硅栅覆盖的区域)为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连；肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。本专利技术的肖特基二极管由多子(电子)导电，它与IGBT并联使用，在续流时，少子摄入(扩散)大大减小，反向恢复时间大大降低；而在从集电极流向发射极电流的电流关断时，为少子提供了附加的旁路，因而少子反向恢复时间大大减小。本专利技术中的肖特基接触与P型区相邻，反向截止时，N区电子被P型空穴耗尽，因此漏电低。本专利技术的制备方法包括以下步骤 I、如图6所示为截面图，AA’与BB’截面相同；按照现有技术的IGBT工艺，在N型轻掺杂衬底形成多晶硅栅、体区和源区，在衬底背面进行N型重掺杂，形成IGBT栅、体区和发射区；2、如图7所示为截面图，AA’与BB’截面相同；涂光刻胶、光刻；3、如图8所示为截面图，AA’与BB’截面相同；通过干刻去除N漂移区顶部覆盖的一部分多晶娃;4、如图9所示为截面图，AA’与BB’截面相同；淀积层间膜，光刻、干刻层间膜，形成接触孔，去除光刻胶；5、涂光刻胶、光刻，后续将要形成肖特基接触的区域上方被光刻胶覆盖，对将要形成欧姆接触的区域进行P型离子束注入；如图IOA所示为AA’截面图，如图IOB所示为BB’截面图，如图IOC所示为CC’截面图；6、去除光刻胶、进行热退火，激活P型掺杂离子；7、淀积能够与N型硅表面形成肖特基接触的金属(如钛，但不局限于钛)埋层，进行热退火，在P型顶部形成欧姆接触，同时在与P型相邻的N漂移区顶部形成肖特基接触；如图IlA所示为AA’截面图，如图IlB所示为BB’截面图，如图IlC所示为CC’截面图；8、后续处理；按照现有分立器件的方法，淀积金属填满接触孔，通过干刻回刻或者化学机械研磨去除表面多余金属；淀积正面金属，通过光刻、干刻形成正面金属图形；然后在衬底背面涂光刻胶，光刻，对背面进行重掺杂硼离子注入，如图12A所示为AA’截面图，如图12B所示为BB’截面图；之后去除光刻胶，热退火，激活形成背面P型掺杂区，最后在背面形成背面金属，形成IGBT的集电极-发射极与肖特基二极管并联的器件结构。本文档来自技高网...
【技术保护点】
一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，包括绝缘栅双极晶体管，其特征在于：所述绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连。
【技术特征摘要】
1.一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，包括绝缘栅双极晶体管，其特征在于所述绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连。2.根据权利要求I所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，其特征在于所述肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。3.—种权利要求I所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其特征在于，包括以下步骤第一步，按照IGBT工艺，形成IGBT栅、体区和发射区；第二步，涂光刻胶、光刻；第三步，通过干刻去除N漂移区顶部覆盖的一部分多晶硅；第四步，淀积层间膜，光刻、...
【专利技术属性】
技术研发人员：金勤海，陆珏，丛茂杰，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。