本发明专利技术提供一种外延缺陷分析结构，包括：半导体衬底，半导体衬底的一部分表面形成有外延生长区域，暴露出阻挡层保护区域保护的半导体衬底的另一部分表面；外延层，形成于外延生长区域上。本发明专利技术还提供一种外延缺陷分析结构的制造方法。本发明专利技术又提供一种外延缺陷的分析方法，对外延缺陷分析结构中的阻挡层保护区域所保护的半导体衬底和外延生长区域中形成的外延层进行缺陷相关性分析对比，判断形成外延层中的外延缺陷来自于外延工艺、外延前半导体制造工艺、还是半导体衬底，避免进行缺陷相关性分析对比时，形成有外延的半导体衬底与未做外延的半导体衬底不是同一半导体衬底，导致在材料选取和外延加工过程中所选取样品存在不完全一致的问题。
【技术实现步骤摘要】
本专利技术属于半导体制造工艺
，具体涉及一种外延缺陷分析结构、外延缺陷分析结构的制造方法以及利用外延缺陷分析结构进行外延缺陷的分析方法。
技术介绍
集成电路制造中外延工艺是在具有一定晶向的衬底上，在一定的条件下采用化学气相沉积生长等方法，沿着衬底原来的结晶轴方向，生长出导电类型、电阻率、厚度、晶格结构、完整性等参数都符合产品结构要求的新单晶体层的过程，这层单晶层叫做外延层。外延淀积过程中，受衬底和外延工艺的影响，在外延层中会出现外延缺陷 (Epitaxy Defect)。从外延缺陷在外延中的位置可分为两大类一类是在表面的外延缺陷， 一般都可以通过金相显微镜可以观察到，如角体锥，圆锥体、月牙、鱼尾、橘皮，云雾状表面等；另一类是存在外延层内部的晶格结构缺陷，如层错、滑移位错、析出杂质等。外延缺陷的存在，使严格按晶体排列规律结合的单晶体发生改变，半导体结构制作在具有缺陷的硅片上会出现漏电、良率失效、功能失效等异常。外延缺陷产生的原因，一般都是由衬底材料、衬底表面、外延前工艺、外延生长过程中引入的。在实际中，有些外延缺陷起源于外延层内部，而有些外延缺陷却起源于衬底内部甚至衬底表面，但由外延生长规律和特性，在非晶体键位衔接的位置不会生长晶体，起源于衬底内部甚至衬底表面的缺陷进行外延后会被放大延伸到外延表面，更复杂的情况还有可能在衬底和外延层中都会引起相同的缺陷，因此在实际的生产中，如何判定外延缺陷是从衬底引入的还是从外延加工过程中导致的是我们所要解决的问题。图I所示为常见的外延缺陷示意图。其中10为衬底，11为外延层。图I所示的衬底10中，会存在不同种类和程度的缺陷，如IOa为衬底中的月牙或鱼尾状的堆垛层错导致的缺陷，这类缺陷表现为从一端开始并沿着一定方向伸长的凹坑；10b为常见的氧化诱生缺陷，通常表现为杆状，但一般都会和IOa的同时出现。同时，在所述外延层11中，Ila为较为常见的堆垛层错，一般由所述衬底10析出物或表面残留的氧化层、碳氢物导致；llb为存在所述衬底10中并连续延伸到所述外延层11中的线位错；llc为表面工艺相关的锥体缺陷，在所述外延层11中表现为小尖峰突起，如角锥体、圆丘体等其他生长体，外延工艺中温度较低、源气体浓度太高、生长系统气氛沾污，以及衬底表面质量差、衬底晶向异常等都会导致椎体缺陷；lld为外延工艺中引起的外延析出物质；lle为所述衬底10或衬底表面大面积堆垛延伸到所述外延层11 形成的堆垛层错。从以上示例中可以看出，当所述衬底10的缺陷靠近所述外延层11时，所述衬底10的缺陷会在外延过程中变成源头，外延后缺陷会被放大。所以在所述衬底10加工过程中，除了非常严格的单晶制备流程外，还有一步吸杂的过程，使这些缺陷的诱因如氧离子、金属离子等远离硅片正面，远离外延层，形成称为“安全区”或“过渡区”层次，所述“安全区”或“过渡区”的厚度H通常为50um左右。在传统的外延缺陷分析方法中，通常是对外延后有异常的硅片进行显微镜观察， 确认外延表面情况后，再通过对缺陷位置的正面或侧面的铬酸腐蚀后确认所述外延层11、衬底10、衬底到外延这一过渡区的缺陷种类、数量、密度、形状、大小、距离等数据，以及现场工艺数据如外延温度、气体流量、生长速率、腔体压力、炉体完好程度检查等内容，综合判定外延缺陷的原因，然而这种方法过程复杂，通常都需要找相关的未做外延的衬底做模拟实验，当怀疑衬底问题时，更需要做足够的实验以提供更多数据，造成物料、产能、人力的浪费，由于形成有一外延层11的衬底10与用于进行缺陷分析对比的未做外延的衬底容易在材料选取和外延加工过程中存在不完全一致，特别对于外延工艺能力有限、工艺波动较大的生产加工企业，往往异常的重复性无法保证再次重现，从而使外延缺陷的调查分析存在很多变数。因此，本专利技术需要提供一种外延结构，可以避免形成有外延的衬底与用于找寻相关数据的未做外延的衬底在材料选取和外延加工过程中存在不完全一致的问题。
技术实现思路
本专利技术的目的在于提供一种，使外延后在同一衬底上具有生长外延和不生长外延的图形，通过对比生长有外延的衬底和未生长外延的衬底的缺陷相关性，分析判断外延缺陷来自于外延工艺、外延前半导体制造工艺还是半导体衬底。为了解决上述问题，本专利技术提供一种外延缺陷分析结构，包括一半导体衬底，所述半导体衬底的一部分表面形成有一外延生长区域，暴露出一阻挡层保护区域保护的所述半导体衬底的另一部分表面；一外延层，形成于所述外延生长区域上。进一步的，外延缺陷分析结构还包括一半导体结构，分别形成于所述外延生长区域中以及部分所述阻挡层保护区域中。进一步的，对于双极型电路所用的半导体衬底为〈111〉晶向的P型半导体衬底。进一步的,所述外延层的厚度为I lOOum。进一步的，所述阻挡层保护区域的图形的横向和纵向的最小尺寸均大于外延层厚度。根据本专利技术的另一方面，提供一种外延缺陷分析结构的制造方法，包括如下步骤提供一半导体衬底；在所述半导体衬底上形成一阻挡层；去除部分阻挡层，形成一阻挡层保护区域以及在暴露出的所述半导体衬底上形成一外延生长区域；进行外延工艺，所述阻挡层保护区域上不生长外延，所述外延生长区域生长外延， 形成一外延层；去除所述阻挡层，形成一外延缺陷分析结构。进一步的，去除部分阻挡层采用干法或湿法刻蚀，且过刻控制在10%以内。进一步的，所述阻挡层的厚度为3000A 10000A。进一步的，所述阻挡层使用的材料为二氧化硅或氮化硅或多晶硅。进一步的,所述外延层的厚度为I lOOum。进一步的，所述阻挡层保护区域的图形的横向和纵向的最小尺寸均大于外延层厚度。进一步的，所述外延工艺采用的参数为外延气体为二氯硅烷，掺杂气体为磷烷， 淀积温度为1050 1200°C，淀积速率为O. 35um O. 45um/min。进一步的，进行外延工艺步骤前，在所述外延生长区域中制作一半导体结构；去除所述阻挡层步骤后，在部分所述阻挡层保护区域中制作所述半导体结构。根据本专利技术的又一方面，提供一种外延缺陷的分析方法，包括如下步骤提供一外延缺陷分析结构；对所述外延缺陷分析结构进行技术处理；对所述外延缺陷分析结构中的阻挡层保护区域所保护的半导体衬底和外延生长区域中形成的外延层进行缺陷相关性分析对比；判断形成所述外延层中的外延缺陷来自于外延工艺、外延前半导体制造工艺、还是半导体衬底。进一步的，所述技术处理为显微镜检查或扫描电镜技术，当采用所述显微镜检查时，采用金相显微镜或具有分辨台阶形貌的显微镜。进一步的，所述技术处理为铬酸腐蚀工艺时，所述铬酸腐蚀工艺采用铬酸腐蚀液， 腐蚀时间为10秒 5分钟。进一步的，缺陷相关性分析对比过程中，对缺陷点的特征采用正面和侧面结合的方式进行分析确认。进一步的，进行所述技术处理步骤后，对分别形成在所述外延层以及形成在所述阻挡层保护区域所保护的半导体衬底上的缺陷种类、数量、密度、形状、大小和距离进行缺陷相关性分析对比。由上述技术方案可见，本专利技术提供一种外延缺陷分析结构，包括一半导体衬底和外延层，所述半导体衬底的一部分表面形成有一外延生长区域，暴露出一阻挡层保护区域保护的所述半导体衬底的另一部分表面；所述外延层形成于所述外延生长区域上。本专利技术还提供一种外延缺陷分析结构的制造方法，利用在具有阻挡层的半导体衬底本文档来自技高网...
【技术保护点】
一种外延缺陷分析结构，包括：一半导体衬底，所述半导体衬底的一部分表面形成有一外延生长区域，暴露出一阻挡层保护区域保护的所述半导体衬底的另一部分表面；一外延层，形成于所述外延生长区域上。
【技术特征摘要】
1.一种外延缺陷分析结构，包括 一半导体衬底，所述半导体衬底的一部分表面形成有一外延生长区域，暴露出一阻挡层保护区域保护的所述半导体衬底的另一部分表面； 一外延层，形成于所述外延生长区域上。2.如权利要求I所述的外延缺陷分析结构，其特征在于，还包括一半导体结构，分别形成于所述外延生长区域中以及部分所述阻挡层保护区域中。3.如权利要求I所述的外延缺陷分析结构，其特征在于，对于双极型电路所用的半导体衬底为〈111〉晶向的P型半导体衬底。4.如权利要求I所述的外延缺陷分析结构，其特征在于，所述外延层的厚度为I lOOum。5.如权利要求I所述的外延缺陷分析结构，其特征在于，所述阻挡层保护区域的图形的横向和纵向的最小尺寸均大于外延层厚度。6.一种外延缺陷分析结构的制造方法，包括如下步骤 提供一半导体衬底； 在所述半导体衬底上形成一阻挡层； 去除部分阻挡层，形成一阻挡层保护区域以及在暴露出的所述半导体衬底上形成一外延生长区域； 进行外延工艺，所述阻挡层保护区域上不生长外延，所述外延生长区域生长外延，形成一外延层； 去除所述阻挡层，形成一外延缺陷分析结构。7.如权利要求6所述的制造方法，其特征在于，去除部分阻挡层采用干法或湿法刻蚀，且过刻控制在10%以内。8.如权利要求6所述的制造方法，其特征在于，所述阻挡层的厚度为3000人 IOOOOL9.如权利要求6所述的制造方法，其特征在于，所述阻挡层使用的材料为二氧化硅或氮化硅或多晶硅。10.如权利要求6所述的制造方法，其特征在于，所述外延层的厚度为I lOOum。11.如权利要求10所述的制造方法，其特征在于，所述阻挡层保护区域的图...
【专利技术属性】
技术研发人员：杨彦涛，赵仲镛，蒋敏，蒋墨染，谢波，
申请(专利权)人：杭州士兰集成电路有限公司，成都士兰半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。