一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法技术

本发明专利技术公开了一种基于SOI?SiGe?HBT的应变Si?BiCMOS集成器件及电路制备方法，在衬底上生长N型Si外延，制备深槽隔离，形成集电极接触区，干法刻蚀形成氮化物侧墙，湿法刻蚀出基区窗口，选择性生长SiGe基区，光刻集电极窗口，去掉Poly-Si，形成SiGeHBT器件；光刻MOS器件有源区沟槽，在MOS器件有源区沟槽中分别连续生长Si缓冲层、渐变SiGe层、固定组分SiGe层、N型应变Si沟道层和Si缓冲层等，制备漏极和栅极，形成PMOS器件；制备NMOS器件栅介质层和栅多晶，形成NMOS器件；充分利用张应变Si材料迁移率各向异性的特点，制备出性能增强BiCMOS集成器件及电路。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及一种制备基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法。
技术介绍
1958年出现的集成电路是20世纪最具影响的专利技术之一。基于这项专利技术而诞生的微电子学已成为现有现代技术的基础，加速改变着人类社会的知识化、信息化进程，同时也改变了人类的思维方式；它不仅为人类提供了强有力的改造自然的工具，而且还开拓了一个广阔的发展空间。 半导体集成电路已成为电子工业的基础，人们对电子工业的巨大需求，促使该领域的发展十分迅速；在过去的几十年中，电子工业的迅猛发展对社会发展及国民经济产生了巨大的影响；目前，电子工业已成为世界上规模最大的工业，在全球市场中占据着很大的份额，产值已经超过了 10000亿美元。硅材料作为半导体材料应用经历了 50多年，传统的Si CMOS和BiCMOS技术以其低功耗、低噪声、高输入阻抗、高集成度、可靠性好等优点在集成电路领域占据着主导地位，并按照摩尔定律不断的向前发展；目前，全球90%的半导体市场中，都是Si基集成电路。但是随着器件特征尺寸减小、集成度和复杂性的增强，出现了一系列涉及材料、器件物理、器件结构和工艺技术等方面的新问题；特别是当IC芯片特征尺寸进入纳米尺度，从器件角度看，纳米尺度器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈特性、开态、关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重，另一方面，随着无线移动通信的飞速发展，对器件和电路的性能，如频率特性、噪声特性、封装面积、功耗和成本等提出了更高的要求，传统硅基工艺制备的器件和集成电路尤其是模拟和混合信号集成电路，越来越无法满足新型、高速电子系统的需求。为了提高器件及集成电路的性能，研究人员借助新型的半导体材料如GaAs、InP等，以获得适于无线移动通信发展的高速器件及集成电路。尽管GaAs和InP基化合物器件频率特性优越，但其制备工艺比Si工艺复杂、成本高，大直径单晶制备困难、机械强度低，散热性能不好，与Si工艺难兼容以及缺乏象SiO2那样的钝化层等因素限制了它的广泛应用和发展。由于Si材料载流子材料迁移率较低，所以采用Si BiCMOS技术制造的集成电路性能，尤其是频率性能，受到了极大的限制；而对于SiGe BiCMOS技术，虽然双极晶体管采用了 SiGe HBT，但是对于制约BiCMOS集成电路频率特性提升的单极器件仍采用Si CM0S，所以这些都限制BiCMOS集成电路性能地进一步提升
技术实现思路
本专利技术的目的在于利用在一个衬底片上制备应变Si垂直沟道PMOS器件、应变Si平面沟道NMOS器件和SiGe HBT，构成应变BiCMOS集成器件，以实现器件与集成电路性能的最优化。本专利技术的目的在于提供一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及电路，NMOS器件和PMOS器件均为应变Si MOS器件，双极器件为SOI三多晶SiGe HBT器件。进一步、CMOS器件中NMOS器件应变Si沟道为水平沟道，沿沟道方向为张应变。进一步、CMOS器件中PMOS器件应变Si沟道为垂直沟道，沿沟道方向为压应变，并且为回型结构。进一步、SiGe HBT器件采用SOI衬底。 进一步、SiGe HBT器件发射极、基极和集电极都采用多晶硅材料。进一步、SiGe HBT器件制备过程采用自对准工艺，并为全平面结构。本专利技术的另一目的在于提供一种基于SOI SiGe HBT的应变Si BiCMOS集成器件制备方法，该制备方法包括如下步骤第一步、选取氧化层厚度为15(T400nm，上层Si厚度为100 150nm，N型掺杂浓度为I X IO16 I X IO17cm-3的SOI衬底片；第二步、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底上生长一层厚度为50 IOOnm的N型Si外延层，作为集电区，该层掺杂浓度为I X IO16 I X IO17cnT3 ；第三步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面生长一层厚度为30(T500nm的SiO2层，光刻深槽隔离，在深槽隔离区域干法刻蚀出深度为3 5μπι的深槽，再利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;最后，用化学机械抛光(CMP)方法，去除表面多余的氧化层，形成深槽隔离；第四步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面淀积一层厚度为50(T700nm的SiO2层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为I X IO19 I X 102°cm_3，形成集电极接触区域，再将衬底在950 1100°C温度下，退火15 120s，进行杂质激活；第五步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积(CVD)方法，在600 800 °C,在衬底表面淀积二层材料第一层为SiO2层，厚度为2(T40nm;第二层为P型Poly-Si 层，厚度为 20(T400nm，掺杂浓度为 I XlO2ci I X IO21CnT3 ；第六步、光刻Poly-Si，形成外基区，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，厚度为20(T400nm，利用化学机械抛光(CMP)的方法去除Poly-Si 表面的 SiO2 ；第七步、利用化学汽相淀积(CVD)方法，在600 800°C，淀积一层SiN层，厚度为5(Tl00nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积(CVD)方法，在600 80(TC，在衬底表面淀积一层SiN层，厚度为l(T20nm，干法刻蚀掉发射窗SiN，形成侧墙；第八步、利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积(CVD)方法，在600 750°C，在基区区域选择性生长SiGe基区，Ge组分为15 25%，掺杂浓度为5 X IO18 5 X 1019cnT3，厚度为2(T60nm ；第九步、光刻集电极窗口，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积Poly-Si，厚度为20(T400nm，再对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极和集电极接触孔区域以外表面的Poly-Si，形成发射极和集电极；第十步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，光刻集电极接触孔，并对该接触孔进行磷注入，以提高接触孔内的Poly-Si的掺杂浓度，使其达到1父1019 1\102°011_3，最后去除表面的5102层;第^^一步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，在950 1100°C温度下，退火15 120s，进行杂质激活； 第十二步、光刻PMOS器件有源区，用干法刻蚀工艺，在PMOS器件有源区，刻蚀出深度为2. I 3. 2 μ m的深槽，将氧化层刻透，利用化学汽相淀积(CVD)方法，在600 750°C，在PMOS器件有源区(即深槽)选择性外延生长七层材料第一层是厚度为200 400nm的P型Si缓冲层，掺杂浓度为I 5本文档来自技高网...

【技术保护点】
一种基于SOI？SiGe？HBT的应变Si？BiCMOS集成器件及电路，其特征在于，NMOS器件和PMOS器件均为应变Si？MOS器件，双极器件为SOI？三多晶SiGe？HBT。

【技术特征摘要】

【专利技术属性】
技术研发人员：张鹤鸣，王海栋，胡辉勇，宋建军，宣荣喜，舒斌，戴显英，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：