【技术实现步骤摘要】
本专利技术涉及一种薄膜晶体管的制造方法。此外，本专利技术还涉及具有该薄膜晶体管的半导体装置的制造方法，并且作为半导体装置，特别可以举出显示装置。作为显示装置，可以举出液晶显示装置及EL显示装置。
技术介绍
近年来，由形成在具有绝缘表面的基板(例如，玻璃基板)上的半导体薄膜(厚度为数nm 数百nm左右)构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于如IC (集成 电路)及电光装置那样的电子器件。尤其，正在加快开发作为以液晶显示装置等为代表的图像显示装置的开关元件的薄膜晶体管。在液晶显示装置等图像显示装置中，作为开关元件，主要采用使用非晶半导体膜或多晶半导体膜的薄膜晶体管。使用非晶半导体膜的薄膜晶体管的迁移率低。即，其电流驱动能力低。因此，当以使用非晶半导体膜的薄膜晶体管形成保护电路时，为了充分防止静电破坏，不得不形成尺寸大的晶体管，存在阻碍窄边框化的问题。此外，还有如下问题由于形成尺寸大的晶体管，电连接到栅电极的扫描线和电连接到源电极或漏电极的信号线之间的寄生电容增大，而导致耗电量的增大。使用多晶半导体膜的薄膜晶体管与使用非晶半导体膜的薄膜晶体管相比，其迁移率高出2个数...
【技术保护点】
一种半导体器件，包括：栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的半导体层；以及所述半导体层上的源电极和漏电极，其中所述半导体层具有在所述源电极和所述漏电极之间的凹部，以及其中整个所述半导体层与所述栅电极重叠。
【技术特征摘要】
2007.09.03 JP 2007-2283251.一种半导体器件，包括 栅电极； 所述栅电极上的栅极绝缘层； 所述栅极绝缘层上的半导体层；以及 所述半导体层上的源电极和漏电极， 其中所述半导体层具有在所述源电极和所述漏电极之间的凹部，以及 其中整个所述半导体层与所述栅电极重叠。2.如权利要求I所述的半导体器件，其特征在于，所述凹部的侧面与所述源电极和所述漏电极之一的侧面对齐。3.如权利要求I所述的半导体器件，其特征在于， 所述半导体层包含由微晶半导体层和非晶半导体层构成的叠层，且 所述非晶半导体层设置在所述半导体层的接触所述杂质半导体层的一侧。4.如权利要求I所述的半导体器件，其特征在于，还包括 所述半导体层、所述源电极以及所述漏电极上的绝缘层， 其中所述绝缘层在所述凹部中与所述半导体层相接触。5.如权利要求I所述的半导体器件，其特征在于，还包括 电连接至所述源电极和所述漏电极之一的像素电极， 其中所述像素电极使用具有透光性的导电材料形成。6.如权利要求I所述的半导体器件，其特征在于， 所述源电极与所述半导体层的一侧面相接触，以及 所述漏电极与所述半导体层的一侧面相接触。7.如权利要求I所述的半导体器件，其特征在于，所述半导体层具有斜坡形状侧面，其中斜坡角为从40°至80°。8.一种薄膜晶体管的制造方法，包括如下步骤 在栅电极层上形成栅极绝缘层； 在所述栅极绝缘层上形成半导体层； 在所述半导体层上形成杂质半导体层； 在所述杂质半导体层上形成导电层； 通过利用具有凹部的第一抗蚀掩模蚀刻所述半导体层、所述杂质半导体层和所述导电层的部分，以形成与所述栅电极层的至少一部分重叠的图案化半导体层，其中所述第一抗蚀剂掩模被同时蚀刻以使凹部抵达所述导电层，由此形成第二抗蚀剂掩模； 通过利用第二抗蚀掩模蚀刻所述导电层，从而在所述导电层上形成源电极层和漏电极层； 蚀刻所述图案化半导体层的所述杂质半导体层，以使所述半导体层的一部分露出，从而在所述薄膜晶体管中形成背沟道部； 在蚀刻所述图案化半导体层的所述杂质半导体层之后去掉所述第二抗蚀掩模；以及 在去掉所述第二抗蚀掩模之后，蚀刻所述背沟道部的一部分。9.一种薄膜晶体管的制造方法，包括如下步骤 在栅电极层上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层； 在所述半导体层上形成杂质半导体层； 在所述杂质半导体层上形成导电层； 通过利用具有凹部的第一抗蚀掩模蚀刻所述半导体层、所述杂质半导体层和所述导电层的部分，以形成与所述栅电极层的至少一部分重叠的图案化半导体层，其中...
【专利技术属性】
技术研发人员：宫入秀和，笹川慎也，石塚章广，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。