半导体晶片、芯片、具有该芯片的半导体封装件及其制法制造技术

一种半导体晶片、芯片、具有该芯片的半导体封装件及其制法，该半导体封装件包括设于基板上的半导体芯片，其中，该半导体芯片的顶面形成有沟槽；以及包覆该半导体芯片侧面并外露出其顶面的封装胶体。借由该沟槽的设置，得以避免因封装胶体溢胶超过容许范围，使得后续接置散热件于该半导体芯片的外露顶面上的平整性不佳，造成散热片散热效率下降的问题。

【技术实现步骤摘要】
本专利技术涉及一种半导体封装件及其制法，尤指一种具有沟槽的半导体芯片及具有该芯片的半导体封装件及其制法。
技术介绍
现有的半导体封装结构产品中，有些产品在封装完成后必须将半导体芯片的表面裸露于封装胶体外，之后，再接置散热片于该半导体芯片的裸露表面上以达到散热的效果，然而，封装的过程可能会造成封装胶体溢胶的问题。参阅图IA及图1B，其为现有半导体封装件I的剖面示意图。如图IA所示，其以半导体芯片12的主动面121以导电组件15电性连接于基板11上。接着，如图IB所示，以封装胶体13进行半导体芯片12的封装。当进行封装制程时，由于半导体芯片12的非主动面 122为一平面，因此，封装胶体13会有少部分溢胶(Resin bleeding)至半导体芯片12非主动面122的部分表面上。而半导体封装件I对于封装胶体13的溢胶面积范围有一定的规范，最佳状况为封装胶体13表面与该半导体芯片12的非主动面122齐平。因此，若溢胶范围超过规范的范围标准时，例如封装胶体13溢出至该半导体芯片12的非主动面122上时，则除了后续接置散热件14时会有平整性问题外，也会有散热件14的散热效率下降的问题发生。因此，如何控制封装胶体溢流的范围实为当前急需解决的问题。
技术实现思路
有鉴于现有技术的种种缺失，本案主要目的在于提供一种半导体晶片、芯片、具有该芯片的半导体封装件及其制法，以提升半导体封装件的品质。据此，本专利技术提供一种半导体封装件，包括基板；设置并电性连接于该基板上的半导体芯片，其中，该半导体芯片的顶面具有沟槽；以及形成于该基板上的封装胶体，且包覆该半导体芯片侧面并外露出该半导体芯片顶面。本专利技术还提供一种半导体封装件的制法，包括设置并电性连接一半导体芯片于基板上，其中，该半导体芯片的顶面具有沟槽；以及于该基板上形成封装胶体，以包覆该半导体芯片侧面并外露出该半导体芯片的顶面。本专利技术还提供一种半导体晶片，包括彼此相连以形成一片体的多个半导体芯片，其中，各该半导体芯片的顶面形成有沟槽。本专利技术还提供一种半导体芯片，其具有沟槽，形成于该半导体芯片的顶面。由上可知，本专利技术的半导体封装件及其制法，借由该半导体芯片的沟槽的设置，使得封装胶体于封装该半导体芯片时，即使因溢漏封装胶体而覆盖该半导体芯片的非主动面时，以借由沟槽的隔离而保护后续所设置的散热件区域不被封装胶体覆盖，也就是，避免现有设置散热片于半导体芯片的非主动面上，因溢漏封装胶体而覆盖于该散热片的设置区域时，造成散热片的平整性以及散热效率下降的问题，因此得以提升半导体封装件的品质。附图说明图IA及图IB为现有半导体封装件的剖面示意图；图2A及图2B为本专利技术半导体封装件的剖面示意图；图3A至图3D为本专利技术半导体封装件制法的剖面示意图；以及图4A至图4C为说明半导体晶片及半导体芯片的结构不意图。主要组件符号说明I、2、3半导体封装件11、21、31 基板 12、22、32、42 半导体芯片121、221、321 主动面122、222、322 非主动面223、323、423 沟槽224、324 侧面13、23、33 封装胶体14,24,34 散热件15,25,35 导电组件40晶片。具体实施例方式以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“顶”、“侧”及“一”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，也当视为本专利技术可实施的范畴。请参阅图2A及图2B，其为本专利技术半导体封装件2的剖面示意图。该半导体封装件2包括基板21、半导体芯片22以及封装胶体23。基板21上设置并电性连接半导体芯片22，该半导体芯片22的顶面形成有沟槽223，于图式中，该半导体芯片22的顶面即非主动面222，而于此实施例中，该半导体芯片22透过导电组件25覆晶于该基板21上。封装胶体23形成于该基板21上，且包覆该半导体芯片22侧面224并外露出该半导体芯片22顶面。而于完成上述半导体封装件2结构之后，该半导体芯片22的顶面接置散热件24以逸散及传导该半导体芯片22产生的热量。于此实施例中，半导体芯片22顶面形成的沟槽223可为环形，并形成于靠近该半导体芯片22的顶面侧边处，该散热件24即接置于为该环形沟槽223所圈围出的该半导体芯片22顶面上。由于实际封装半导体芯片22时，部分封装胶体23可能会溢流至半导体芯片22的非主动面222 (即顶面)上，造成接置散热件24平整性不佳的问题，因此，本专利技术借由该围绕的沟槽223隔绝溢至该半导体芯片22非主动面222的封装胶体23，使得部分封装胶体23填入至该沟槽223中，以解决接置散热件24平整性不佳的问题。接着，请参阅图3A至图3D，其用以举例说明本专利技术半导体封装件制法的剖面示意图。如图3A所示，提供一作承载之用的基板31。 如图3B所示，设置并电性连接一半导体芯片32于该基板31上，其中，半导体芯片32的顶面具有沟槽323，于此实施例中，半导体芯片32透过导电组件35覆晶于该基板31上，而该半导体芯片32的顶面即为非主动面322。如图3C所示，模压形成封装胶体33于该基板31上，以包覆该半导体芯片32侧面324并外露出该半导体芯片32顶面。如图3D所示，于完成上述方法步骤后，可接置散热件34于该半导体芯片32的顶面上，用以排除半导体芯片32产生的热量。于此实施例中，半导体芯片32顶面形成的沟槽323可为环形，并形成于靠近该半导体芯片32的顶面侧边处，而沟槽323可以激光切割形成。需注意的是，该沟槽323可于半导体晶片尚未切割成半导体芯片32时形成，或者在已将半导体晶片切割成半导体芯片32的后形成。当然，也可于该半导体芯片32设置并电性连接于该基板31上之后，再于该半导体芯片32的顶面上形成沟槽323。由于实际封装半导体芯片32时，部分封装胶体33可能会溢流至半导体芯片32的非主动面322上，造成接置散热件34平整性不佳的问题，因此，本专利技术借由该围绕的沟槽323隔绝溢至该半导体芯片32非主动面322的封装胶体33，使得部分封装胶体33填入至该沟槽323中，以解决接置散热件34平整性不佳的问题。请参阅图4A至图4C，其用以说明半导体晶片40及半导体芯片42的结构该半导体晶片40包括多个半导体芯片42，其彼此相连以形成一片体，其中，各该半导体芯片42的顶面形成有沟槽423。此外该沟槽423通常为环形，且形成于该半导体芯片42的顶面近其侧边处。其中，前述的半导体晶片表面可以化学蚀刻方式、物理蚀刻方式(如反应式离子蚀亥IJ、电浆蚀刻等)或以激光形成沟槽423，之后还可进行晶片切割制程，以形成单一具有沟槽423的半导体芯片42。综上所述，本专利技术的半导体晶片、芯片、具有该芯片的半导体封装件及其制法，借由本文档来自技高网...

【技术保护点】
一种半导体封装件，包括：基板；半导体芯片，其设置并电性连接于该基板上，且该半导体芯片的顶面形成有沟槽；以及封装胶体，其形成于该基板上，且包覆该半导体芯片的侧面，并外露出该半导体芯片的顶面。

【技术特征摘要】
2011.07.27 TW 1001265301.一种半导体封装件，包括 基板； 半导体芯片，其设置并电性连接于该基板上，且该半导体芯片的顶面形成有沟槽；以及封装胶体，其形成于该基板上，且包覆该半导体芯片的侧面，并外露出该半导体芯片的顶面。2.根据权利要求I所述的半导体封装件，其特征在于，该封装将还包括散热件，其接置于该半导体芯片的顶面上。3.根据权利要求I所述的半导体封装件，其特征在于，该半导体芯片透过导电组件以覆晶方式接置于该基板上，且该半导体芯片的顶面为非主动面。4.根据权利要求I所述的半导体封装件，其特征在于，该沟槽为环形，且形成于该半导体芯片的顶面近其侧边处。5.根据权利要求I所述的半导体封装件，其特征在于，部分该封装胶体填入该沟槽中。6.一种半导体封装件的制法，其包括 于基板上设置并电性连接一半导体芯片，其中，该半导体芯片的顶面具有沟槽；以及 于该基板上形成封装胶体，以包覆该半导体芯片侧面，并外露出该半导体芯片的顶面。7.根据权利要求6所述的半导体封装件的制法，其特征在于，该制法...

【专利技术属性】
技术研发人员：廖俊明，林志男，余国华，萧承旭，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：