等离子体处理方法及等离子体灰化装置制造方法及图纸

本发明专利技术涉及等离子体处理方法及等离子体灰化装置,目的是提供在具有Low-k膜的试样的等离子体灰化处理中，边高速进行灰化处理，边抑制或减少对Low-k膜的膜损伤的处理方法。在对具有Low-k膜(15)的试样进行等离子体处理的等离子体处理方法中，具有：对上述试样进行等离子体蚀刻的工序；采用包含烃类气体即甲烷（CH4）气(19)与稀有气体即氩（Ar）气的混合气体，将等离子体蚀刻工序中经等离子体蚀刻的抗蚀剂掩模(13)、碳硬质掩模(14)、附着了反应生成物(16)的具有Low-k膜(15)的试样，采用来自甲烷（CH4）气(19)的碳（C+）自由基(18)与氢（H+）自由基(20)，进行等离子体灰化的工序。

【技术实现步骤摘要】

本专利技术涉及等离子体处理方法及等离子体灰化装置，特别是涉及抑制对低介电常数膜(下面称作“Low-k膜”)造成膜损伤的等离子体处理方法及等离子体灰化装置。
技术介绍
在半导体元件中，为了器件的运行速度的高速化，铜配线和将介质的介电常数与真空的介电常数之比，即比介电常数在3. O以下的Low-k膜用作层间绝缘膜，用金属填埋晶片上的沟后，剩余的金属通过化学机械研磨法(并用药品的研磨技术)加以去除的大马士革工艺(damascene process)是主流。今后，为了进一步谋求处理速度的高速化，作为Low_k膜，要求介电常数更小的Low-k膜。一般，Low-k膜是以SiOC作为主成分的化合物，为了降低比介电常数(k)，尝试采用增加成分中的碳含量或在膜中设置孔进行多孔化的方法。 作为等离子体处理这样的Low-k膜时的问题，存在等离子体蚀刻或等离子体灰化后，由于Low-k膜的膜损伤而使比介电常数增加的问题。作为原因，通过蚀刻或灰化的等离子体处理时，抽出SiOC的膜中的碳(C)，Si0键成为主体，故比介电常数上升。另外，在蚀刻或灰化处理中采用氟系气体时，由于抽出SiOC膜的硅(Si)，膜厚减少，本文档来自技高网...

【技术保护点】
等离子体处理方法，其是对具有Low？k膜的试样进行等离子体处理的等离子体处理方法，其特征在于，具有：采用包含烃类气体与稀有气体的混合气体,在等离子体蚀刻工序中对经等离子体蚀刻的上述试样进行等离子体灰化的工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：工藤丰，桧山真，
申请(专利权)人：株式会社日立高新技术，株式会社日立国际电气，
类型：发明
国别省市：