验证一次可编程存储器的写使能的电路制造技术

提供了一种包括一次可编程（OTP）存储器（16）的存储器系统（10）。所述存储器系统（10）还包括写使能验证电路（14），其包括和在节点（34）耦接的非对称反相器级（30）对称反相器级（32）。所述写使能验证电路（14）被配置来接收写使能信号。当所述写使能信号从第一电压电平变为第二电压电平时，所述节点（34）处的电压以第一速率变化，并且其中当所述写使能信号从所述第二电压电平变为所述第一电压电平时，所述节点（34）处的电压以高于所述第一速率的第二速率变化。所述写使能验证电路（14）还被配置来产生已验证的写使能信号以用于使能所述OTP存储器（16）的编程。

【技术实现步骤摘要】
【国外来华专利技术】
本公开总的来说涉及半导体，更具体地说，涉及使用一次可编程存储器的半导体电路。
技术介绍
半导体技术中有一类存储装置被称为一次可编程(OTP)存储器。有各种已知的包括电熔丝(electrical fuse)或eFuse的OTP存储器元件的实例。电熔丝通常通过迫使大电流通过他们而被编程。高电流g在改变电熔丝的结构，其导致高电阻状态。对于传统的电熔丝编程，要被编程的电熔丝结构通常是通过控制器电路产生的解码地址而选择的。在利用传统的电熔丝的情况下，存在电熔丝可能无意地被伪信号(spurioussignal)编程的风险。这种伪信号可能源于各种来源，例如在电路上电期间，测试期间以及源于辐射诱发的扰乱。还存在这样的风险在电路功率周期内，当由于电源顺序问题，电熔 丝的矩阵的控制电路处于ー种未定义状态吋，电熔丝被错误地编程。因此，如果控制器发出短的、错误的信号，则电熔丝阵列可能被暂时驱动进入写状态。在这种状态下，将会发生一个或多个电熔丝的无意编程。此外，产品的用户被指示要避免能够无意地编程电熔丝的特定系统操作条件。然而，多种客户系统使用尽管会产生电熔丝无意编程的操作条件。
技术实现思路
根据本专利技术的一个实施例，提供了ー种具有一次可编程(OTP)存储器的存储器系统。写使能验证电路包括第一反相器级和第二反相器级，所述第一反相器级和第二反相器级在节点处耦接，其中所述写使能验证电路被配置来接收写使能信号，并且其中写使能信号从第一电压电平变化到第二电压电平。所述节点处的电压以第一速率变化，并且当写使能信号从第二电压电平变化到第一电压电平时，所述节点处的电压以高于第一速率的第二速率变化。写使能验证电路还被配置来产生已验证的写使能信号用于使能OTP存储器的编程。根据本专利技术的一个实施例，提供了ー种具有一次可编程(OTP)存储器的存储器系统。OTP控制器耦接到所述OTP存储器，其中所述OTP控制器被配置来产生写使能信号。写使能验证电路，其耦接到所述OTP存储器和所述OTP控制器，其中所述写使能验证电路被配置来从所述OTP控制器接收所述写使能信号，并且其中所述写使能验证电路还被配置来产生已验证的写使能信号以通过所述OTP控制器使能所述OTP存储器的编程。根据本专利技术的另ー实施例，提供了ー种具有一次可编程(OTP)存储器的存储器系统。写使能验证电路其耦接到所述OTP存储器，其中所述写使能验证电路被配置来接收输入信号，并且其中所述写使能验证电路还被配置来产生已验证的写使能信号以用于使能所述OTP存储器的编程。所述写使能验证电路包括第一反相器级，其具有耦接来接收所述输入信号的输入以及耦接来提供切换电压信号的输出。第二反相器级，其具有耦接来接收所述切换电压信号的输入以及耦接来提供输出信号的输出，并且其中所述第一反相器级和所述第二反相器级被配置为使得只有当所述输入信号被維持在预定电平至少预定时间时，所述第二反相器级将输出从第一电压电平切換到与所述第一电压电平不同的第二电压电平。附图说明本专利技术通过举例的方式说明并且不受附图的限制。在附图中，相同的參考符号表示相同的元素。出于简洁和清楚的目的对图中的元素进行了示出，并且其并不必按比例绘制。图I以框图的形式示出了根据本专利技术原理的具有一次可编程存储器和控制器的存储器系统；图2以部分逻辑图的形式示出了用于图I的存储器系统中的写使能验证电路；图3以示意图的形式示出了用于图2的写使能验证电路中的非对称延迟电路的示例形式；以及 图4以图解的形式示出了与图I的存储器系统的示例操作相关联的时序信号。具体实施例方式图I示出的是存储器系统10，系统10通常有OTP控制器12、写使能验证电路14和OTP存储器16。在ー种形式中，存储器系统10可以在单一集成电路上实现。在其它的形式中，存储器系统10可以使用两个或多个集成电路来实现。OTP控制器12具有写使能(WE)信号，写使能信号被连接到写使能验证电路14的输入。写使能验证电路14的输出提供已验证的写使能信号，并且被连接到OTP存储器16的第一输入和OTP控制器12的输入。OTP控制器12的第二输出提供其它信号18，例如地址信号和控制信号，并且被连接到OTP存储器16的第二输入。在操作中，OTP控制器12控制对OTP存储器16的访问，包括OTP存储器16内的一次可编程存储器的编程。当需要对OTP存储器16内的一次可编程存储器中的至少ー个进行编程吋，OTP控制器12给写使能验证电路14提供写使能信号。写使能验证电路的功用是通过验证写使能信号具有足够长的持续时间来确定写使能信号是否是有效写使能信号。响应于验证，写使能验证电路14提供验证的写使能信号至OTP存储器16并将其提供回到OTP控制器。已验证的写使能信号使OTP控制器12知道写使能已被证实是有效写使能信号，并且使能OTP控制器12以对于剩余预定量时间(其作为规定的编程时间)断言(assert)写使能信号。规定的编程时间是预先決定的，并且是被优化以对OTP存储器16内的一次可编程存储器元件进行准确编程的时间量。响应于接收到已验证的写使能信号，OTP控制器12将把写使能断言预定的时间。一旦写使能不再被断言，写使能验证电路14将不再断言至OTP存储器16和OTP控制器12的已验证的写使能信号。当已验证的写使能信号被断言吋，OTP存储器16使用其它信号18 (包括到OTP存储器16内的OTP存储器元件的地址)来对OTP存储器16内的存储器元件进行编程。图2示出的是写使能验证电路14的ー种形式的例子。写使能信号被连接到非对称延迟电路20的输入端子和与(AND)门22的第一输入。非对称延迟电路20的输出被连接到与门22的第二输入。与门的输出提供已验证的写使能信号。在操作中，非对称延迟电路22执行延迟功能以延迟写使能信号至与门22的耦接。与门22的输出不被断言直到写使能信号处于其第一输入处并且所述写使能信号的延迟形式存在于所述与门22的所述第二输入处。响应于写使能信号和延迟形式的写使能信号，与门22将上述提到的已验证的写使能信号断言。然而，非对称延迟电路20的非対称性的功用是确保如果写使能信号并未保持被断言预定的最小量时间，在此被称为时间和电压阀值，则写使能信号不被传递到与门22的第二输入。因此，如果写使能信号是不满足时间和电压阈值的伪信号，则已验证的写使能信号就不被断言。因此，非对称延迟电路20作用来验证所有接收到的写使能信号并且确定时间和电压阈值被满足。非对称延迟电路20提供的非対称性的另ー种形式是写使能信号的低到高的转换导致已验证的写使能信号相对于写使能信号在比由高到低的转换长的延迟之后转换。换句话说，当写使能信号被OTP控制器12去断言(deassert)时，已验证的写使能信号在信号传播延迟之后通过与门22也被去断言。回到非断言的已验证的写使能信号的迅速转换是由与门22的非断言的第一输入导致的，而不管非对称延迟电路20什么时间去断言与门22的第二输入。图3示出的是非对称延迟电路20的ー种形式的例子。一般来说，非对称延迟电路 20具有在电容节点34处耦接到对称反相器级32的非対称反相器级30。非対称反相器级30具有P沟道晶体管，该P沟道晶体管的源极被连接到电源电压端子以用于接收电源电压VDD。晶体管36的漏极被连接到电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：A·B·赫夫勒，M·S·穆萨，
申请(专利权)人：飞思卡尔半导体公司，
类型：
国别省市：