移位寄存器电路和显示装置及移位寄存器电路的驱动方法制造方法及图纸

本发明专利技术具有：第i电路部（1a、1b）（i为各个1≤i≤N（N为2以上的整数）的整数），其级联连接有多个移位寄存器级（SR1、SR2、…、SRn），通过上述第i电路部（1a、1b）各自专用的供给配线（10b、10c、10e、10f）被供给驱动各上述移位寄存器级（SR1、SR2、…、SRn）的驱动信号（CKA1、CKA2、CKB1、CKB2）；和上述供给配线（10b、10c、10e、10f）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在显示面板形成为单片电路的移位寄存器电路。
技术介绍
近年来，在液晶面板上由非晶硅形成栅极驱动器实现成本削減的栅极单片电路化正在进行。栅极单片电路也被称为无栅极驱动器(gatedrive less)、面板内置栅极驱动器、内栅极面板(gate-in panel)等。图13表示构成由栅极单片电路形成的栅极驱动器的移位寄存器电路100的结构例。在该移位寄存器电路100中，各级(移位寄存器级)SRk(k为I彡k彡η的自然数) 具有设置端子SET、输出端子GOUT、重置端子RESET、低(Low)电源输入端子VSS、和时钟输入端子CLKl、CLK2。在各级SRk (k ^ 2)中，设置端子SET被输入前ー级SRk-I的输出信号Gk-I。第一级SRl的设置端子SET被输入栅极开始脉冲信号GSP。在各级SRk (k ^ I)中，输出端子GOUT对配置在有源区域101的对应的扫描信号线输出输出信号Gk。在各级SRk (k彡η-l)中，重置端子RESET被输入下ー级SRk + I的输出信号Gk + I。最终级SRn的重置端子RESET被输入清零(clear)信号CLR。低电源输入端子V本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：嶋田纯也，田中信也，菊池哲郎，山崎周郎，吉田昌弘，堀内智，小笠原功，
申请(专利权)人：夏普株式会社，
类型：
国别省市：