GIP电路及其驱动方法和平板显示装置制造方法及图纸

在本发明专利技术提供的GIP电路及其驱动方法和平板显示装置中，采用新型的GIP电路，不但结构简单，而且其产生的GIP信号在高电平转换为低电平时能够完全拉低，驱动能力更强，能够避免显示波纹问题，提升平板显示装置的显示效果。

GIP circuit and driving method thereof and flat panel display device

The present invention provides GIP circuit and driving method thereof and a flat panel display device, the GIP circuit model, not only has the advantages of simple structure, and the GIP signal generated by a high level conversion is low to low, the stronger the drive to avoid showing corrugated, flat to enhance the display effect of the display device.

【技术实现步骤摘要】
GIP电路及其驱动方法和平板显示装置
本专利技术涉及平板显示
，特别涉及一种GIP电路及其驱动方法和平板显示装置。
技术介绍
近年来，随着信息技术、无线移动通讯和信息家电的快速发展与应用，人们对电子产品的依赖性与日俱增，更带来各种显示技术及显示装置的蓬勃发展。平板显示装置具有完全平面化、轻、薄、省电等特点，因此得到了广泛的应用。目前，为了降低平板显示装置的制造成本并藉以实现窄边框的目的，在制造过程中通常采用GIP(GateinPanel，门面板)技术，直接将栅极驱动电路(即GIP电路)集成于平板显示面板上，所述栅极驱动电路包括多个驱动单元，所述多个驱动单元用于产生多级GIP信号。请参考图1，其为现有技术的平板显示面板的部分结构示意图。如图1所示，现有的平板显示面板100包括有多个呈矩阵排布的像素(图中未示出)、多条扫描线(S1至Sn)和GIP电路10，所述GIP电路10包括多个依次连接的驱动单元(图中未示出)，所述多个驱动单元用于分别产生并输出GIP信号。其中，第1级GIP信号提供给第1行像素的扫描线，第2级GIP信号提供给第2行像素的扫描线，如此类推，第n级GIP信号提供给第n行像素的扫描线。所述平板显示面板100的各个像素都是根据扫描线提供的GIP信号进行选通的，各级GIP信号正常与否都会直接影响平板显示面板的显示效果。一旦某一级GIP信号出现异常，就无法选通对应的像素，所述平板显示面板100就会出现屏体不工作、屏体某一行显示异常或者屏体前一部分图片显示正常而后一部分图片显示异常这些异常情况。然而，现有的GIP电路10中驱动单元通常采用10T3C型电路结构，不但电路结构复杂，采用的薄膜晶体管(TFT)的数量较多，而且所述驱动单元产生的GIP信号在高电平转换为低电平时不能被完全拉低。请参考图2，其为现有技术的GIP信号的仿真图。如图2所示，某一级GIP信号在低电平转换为高电平时被拉高，但在高电平转换为低电平时没有完全拉低，而且其下一级的GIP信号在高电平转换为低电平时也没有完全拉低。如此会造成显示波纹问题，严重影响平板显示装置的显示效果。基此，如何解决现有的GIP电路所输出的GIP信号在高电平转换为低电平时不能被完全拉低，而且电路结构复杂的问题，成了本领域技术人员亟待解决的一个技术问题。
技术实现思路
本专利技术的目的在于提供一种GIP电路及其驱动方法和平板显示装置，以解决现有技术中GIP电路所输出的GIP信号在高电平转换为低电平时不能被完全拉低，而且电路结构复杂的问题。为解决上述问题，本专利技术提供一种GIP电路，所述GIP电路包括：多个依次连接的驱动单元，每个驱动单元分别与驱动控制线、第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接；所述驱动单元包括：第一晶体管至第八晶体管、第一电容以及第二电容；其中，所述第一晶体管连接在驱动控制线与第一节点之间，其栅极连接到第一时钟信号线；所述第二晶体管连接在第一时钟信号线与第三节点之间，其栅极连接到第一节点；所述第三晶体管连接在第二时钟信号线与第四节点之间，其栅极连接到第三节点；所述第四晶体管连接在第二节点与第四节点之间，其栅极连接到第二时钟信号线；所述第五晶体管连接在第三节点与第二栅极线之间，其栅极连接到第一时钟信号线；所述第六晶体管连接在第一栅极线与第二节点之间，其栅极连接到第一节点；所述第七晶体管连接在第一栅极线与输出端之间，其栅极连接到第二节点；所述第八晶体管连接在第二栅极线与输出端之间，其栅极连接到第一节点；所述第一电容连接在第三节点与第四节点之间；所述第二电容连接在第一节点与输出端之间。可选的，在所述的GIP电路中，所述第一晶体管至第八晶体管均为P型薄膜晶体管。可选的，在所述的GIP电路中，所述第一晶体管和第五晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第四晶体管的导通和截止由所述第二时钟信号线提供的第二时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第三晶体管的导通和截止由所述第三节点的电位控制。可选的，在所述的GIP电路中，所述第八晶体管的导通和截止由所述第一节点的电位控制，所述第七晶体管的导通和截止由所述第二节点的电位控制。可选的，在所述的GIP电路中，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。相应的，本专利技术还提供了一种GIP电路的驱动方法，所述GIP电路的驱动方法包括：扫描周期包括第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段；其中，在第一时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号为高电平，驱动控制线提供的控制信号为高电平，第一节点由低电平变为高电平，第二节点保持为高电平，关闭第七晶体管和第八晶体管，使得输出端输出低电平；在第二时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号保持高电平，第一节点保持高电平，第二节点由高电平变为低电平，打开第七晶体管，使得输出端输出高电平；在第三时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持高电平，拉高第一节点的电位，第二节点保持低电平，使得输出端保持高电平；在第四时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号由高电平变为低电平，第一节点保持高电平，第二节点保持低电平，使得输出端保持高电平；以及在第五时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持低电平，第一节点由高电平变为低电平，第二节点由低电平变为高电平，打开第八晶体管，使得输出端输出低电平。可选的，在所述的GIP电路的驱动方法中，在所述第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段，第一栅极线提供的信号保持高电平，第二栅极线提供的信号保持低电平。相应的，本专利技术还提供了一种平板显示装置，所述平板显示装置包括：如上所述的GIP电路。可选的，在所述的平板显示装置中，所述GIP电路设置于所述平板显示装置的非显示区域。可选的，在所述的平板显示装置中，所述平板显示装置为有机发光显示器、液晶显示装置、等离子体显示装置、真空荧光显示装置、或柔性显示装置。综上所述，在本专利技术提供的GIP电路及其驱动方法和平板显示装置中，采用新型的GIP电路，不但结构简单，而且其产生的GIP信号在高电平转换为低电平时能够完全拉低，驱动能力更强，能够避免显示波纹的问题，提升平板显示装置的显示效果。附图说明图1是现有技术的平板显示面板的部分结构示意图；图2是现有技术的GIP信号的仿真图；图3本专利技术实施例的GIP电路的结构示意图；图4本专利技术实施例的GIP电路的驱动方法的时序波形图；图5是本专利技术实施例的GIP信号的仿真图。具体实施方式以下结合附图和具体实施例对本专利技术提出一种GIP电路及其驱动方法和平板显示装置作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均本文档来自技高网...

【技术保护点】
一种GIP电路，其特征在于，包括：多个依次连接的驱动单元，每个驱动单元分别与驱动控制线、第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接；所述驱动单元包括：第一晶体管至第八晶体管、第一电容以及第二电容；其中，所述第一晶体管连接在驱动控制线与第一节点之间，其栅极连接到第一时钟信号线；所述第二晶体管连接在第一时钟信号线与第三节点之间，其栅极连接到第一节点；所述第三晶体管连接在第二时钟信号线与第四节点之间，其栅极连接到第三节点；所述第四晶体管连接在第二节点与第四节点之间，其栅极连接到第二时钟信号线；所述第五晶体管连接在第三节点与第二栅极线之间，其栅极连接到第一时钟信号线；所述第六晶体管连接在第一栅极线与第二节点之间，其栅极连接到第一节点；所述第七晶体管连接在第一栅极线与输出端之间，其栅极连接到第二节点；所述第八晶体管连接在第二栅极线与输出端之间，其栅极连接到第一节点；所述第一电容连接在第三节点与第四节点之间；所述第二电容连接在第一节点与输出端之间。

【技术特征摘要】
1.一种GIP电路，其特征在于，包括：多个依次连接的驱动单元，每个驱动单元分别与驱动控制线、第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接；所述驱动单元包括：第一晶体管至第八晶体管、第一电容以及第二电容；其中，所述第一晶体管连接在驱动控制线与第一节点之间，其栅极连接到第一时钟信号线；所述第二晶体管连接在第一时钟信号线与第三节点之间，其栅极连接到第一节点；所述第三晶体管连接在第二时钟信号线与第四节点之间，其栅极连接到第三节点；所述第四晶体管连接在第二节点与第四节点之间，其栅极连接到第二时钟信号线；所述第五晶体管连接在第三节点与第二栅极线之间，其栅极连接到第一时钟信号线；所述第六晶体管连接在第一栅极线与第二节点之间，其栅极连接到第一节点；所述第七晶体管连接在第一栅极线与输出端之间，其栅极连接到第二节点；所述第八晶体管连接在第二栅极线与输出端之间，其栅极连接到第一节点；所述第一电容连接在第三节点与第四节点之间；所述第二电容连接在第一节点与输出端之间。2.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管至第八晶体管均为P型薄膜晶体管。3.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管和第五晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第四晶体管的导通和截止由所述第二时钟信号线提供的第二时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第三晶体管的导通和截止由所述第三节点的电位控制。4.如权利要求1所述的GIP电路，其特征在于，所述第八晶体管的导通和截止由所述第一节点的电位控制，所述第七晶体管的导通和截止由所述第二节点的电位控制。5.如权利要求1所述的GIP电路，其特征在于，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。6.一种如权利要求1至5中任一项所述的GIP电路的驱动方法，其特征在于，包括：扫描周期包括第一时间段、第二时间段、第三时间段、第四时间段以...

【专利技术属性】
技术研发人员：杨楠，朱晖，胡思明，张婷婷，宋艳芹，
申请(专利权)人：昆山工研院新型平板显示技术中心有限公司，
类型：发明
国别省市：江苏,32