【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及移位寄存器以及包含移位寄存器的显示装置。
技术介绍
形成于平板(例如,玻璃基板)之上的薄膜晶体管(TFT) —般使用诸如非晶硅或多晶硅之类的半导体材料来形成,其中薄膜晶体管通常用于液晶显示装置中。虽然使用非晶硅形成的TFT具有低的场效应迁移率,但是这样的TFT能够形成于较大的玻璃基板之上。另一方面,虽然使用多晶硅形成的TFT具有高的场效应迁移率,但是这样的TFT需要诸如激光退火之类的结晶步骤,而且并不总是适合于形成在较大的玻璃基板之上。鉴于上述情况,使用氧化物半导体作为半导体材料形成的TFT已经引起了人们的注意。例如,专利文献I和2各自公开了其中使用氧化锌或基于In-Ga-Zn-O的氧化物半导 体作为半导体材料来形成TFT并且TFT被应用于图像显示装置中的开关元件的技木。与使用非晶硅形成的TFT相比,其中沟道形成区被形成于氧化物半导体中的TFT会具有较高的场效应迁移率。此外,氧化物半导体膜能够通过溅射法等在300°C或更低的温度下形成,并且使用氧化物半导体形成的TFT的制造处理比使用多晶硅形成的TFT的制造处理简単。预期将使用此类氧化物半导体形成的TFT应用于包含于显示装置(例如,液晶显示器、电致发光显示器和电子纸)的像素部分和驱动电路中的开关元件。例如,非专利文献I公开了用以使显示装置的像素部分和驱动电路包括使用以上氧化物半导体形成的TFT的技术。注意,使用氧化物半导体形成的TFT全部都是η沟道晶体管。因此,在驱动电路用使用氧化物半导体形成的TFT形成的情形中,驱动电路只包括η沟道TFT(以下也称为单极TFT) ο[专利文献I]日本公开专 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.10.09 JP 2009-2348451.一种驱动移位寄存器的方法,所述移位寄存器包含第一线路、第二线路、第三线路、第四线路、第一触发器、第二触发器、第三触发器及第四触发器,所述驱动方法包括 在第一时段内,将来自所述第一线路的时钟信号供应给所述第一触发器,并且将起始脉冲供应给所述第一触发器; 在第二时段内,将来自所述第二线路的时钟信号供应给所述第二触发器; 在第三时段内,将来自所述第三线路的反相时钟信号供应给所述第三触发器,并且将来自所述第一触发器的第一信号供应给所述第三触发器;以及 在第四时段内,将来自所述第四线路的反相时钟信号供应给所述第四触发器,并且将来自所述第二触发器的第二信号供应给所述第四触发器, 其中所述第三时段与所述第一时段重叠,并且所述第四时段与所述第二时段重叠,以及 其中所述第一信号和所述第二信号两者皆具有高电平电位。2.根据权利要求I所述的驱动移位寄存器的方法, 其中所述第一线路在除所述第一时段外的时段内供应低电源电位, 其中所述第二线路在除所述第二时段外的时段内供应低电源电位, 其中所述第三线路在除所述第三时段外的时段内供应低电源电位,以及 其中所述第四线路在除所述第四时段外的时段内供应低电源电位。3.根据权利要求I所述的驱动移位寄存器的方法, 其中所述第一触发器包括含有氧化物半导体膜的晶体管。4.根据权利要求I所述的驱动移位寄存器的方法, 其中所述第一触发器包括第一晶体管和第二晶体管, 其中所述第一晶体管的第一端子与第一线路电连接,以及所述第一晶体管的第二端子与所述第一触发器的输出端子电连接, 其中所述第二晶体管的第一端子与所述第一晶体管的第二端子以及所述第一触发器的输出端子电连接,所述第二晶体管的第二端子与用于供应低电源电位的布线电连接,以及 其中所述第一晶体管和所述第二晶体管中的每一个都包含氧化物半导体膜。5.根据权利要求I所述的驱动移位寄存器的方法, 其中所述第一触发器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管, 其中所述第三晶体管的第一端子与用于供应高电源电位的布线电连接, 其中所述第四晶体管的第一端子与所述第一晶体管的第二端子电连接,所述第四晶体管的第二端子与用于供应低电源电位的布线电连接, 其中所述第五晶体管的第一端子与用于供应高电源电位的布线电连接, 其中所述第六晶体管的栅极端子与所述第三晶体管的第二端子以及所述第四晶体管的第一端子电连接,所述第六晶体管的第一端子与所述第五晶体管的第二端子电连接,以及所述第六晶体管的第二端子与用于供应低电源电位的布线电连接, 其中所述第一晶体管的栅极端子与所述第五晶体管的第二端子以及所述第六晶体管的第一端子电连接,所述第一晶体管的第一端子与所述第一线路电连接,以及所述第一晶体管的第二端子与所述第一触发器的输出端子电连接, 其中所述第二晶体管的栅极端子与所述第三晶体管的第二端子、所述第四晶体管的第一端子以及所述第六晶体管的栅极端子电连接, 其中所述第二晶体管的第一端子与所述第一晶体管的第二端子以及所述第一触发器的输出端子电连接,以及所述第二晶体管的第二端子与用于供应低电源电位的布线电连接,以及 其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管及所述第六晶体管中的每一个都包含氧化物半导体膜。6.根据权利要求I所述的驱动移位寄存器的方法, 其中所述移位寄存器包括 第七晶体管,在所述第七晶体管中,第一端子与所述第一线路电连接,以及第二端子与参考时钟信号线路电连接,所述第七晶体管在所述第一时段内保持导通; 第八晶体管,在所述第八晶体管中,第一端子与所述第二线路电连接,以及第二端子与所述参考时钟信号线路电连接,所述第八晶体管在所述第二时段内保持导通; 第九晶体管,在所述第九晶体管中,第一端子与所述第三线路电连接,以及第二端子与反相参考时钟信号线路电连接,所述第九晶体管在所述第三时段内保持导通;以及 第十晶体管,在所述第十晶体管中,第一端子与所述第四线路电连接,以及第二端子与所述反相参考时钟信号线路电连接,所述第十晶体管在所述第四时段内保持导通。7.根据权利要求I所述的驱动移位寄存器的方法, 其中所述移位寄存器包括 第十一晶体管,在所述第十一晶体管中,第一端子与所述第一线路电连接,以及第二端子与用于供应低电源电位的布线电连接,所述第十一晶体管在除所述第一时段外的时段内保持导通; 第十二晶体管,在所述第十二晶体管中,第一端子与所述第二线路电连接,以及第二端子与用于供应低电源电位的布线电连接,所述第十二晶体管在除所述第二时段外的时段内保持导通; 第十三晶体管,在所述第十三晶体管中,第一端子与所述第三线路电连接,以及第二端子与用于供应低电源电位的布线电连接,所述第十三晶体管在除所述第三时段外的时段内保持导通;以及 第十四晶体管,在所述第十四晶体管中,第一端子与所述第四线路电连接,以及第二端子与用于供应低电源电位的布线电连接,所述第十四晶体管在除所述第四时段外的时段内保持导通。8.—种移位寄存器,包括 第一线路; 第二线路; 第三线路; 第四线路; 第一触发器; 第二触发器;第三触发器;以及 第四触发器, 其中所述第一线路被配置用于供应时钟信号, 其中所述第二线路被配置用于供应反相时钟信号, 其中所述第三线路被配置用于供应时钟信号, 其中所述第四线路被配置用于供应反相时钟信号, 其中所述第一触发器与所述第一线路电连接, 其中所述第一触发器的输出端子与所述第二触发器的输入端子电连接, 其中所述第二触发器与所述第二线路电连接, 其中所述第三触发器与所述第三线路电连接, 其中所述第三触发器的输出端子与所述第四触发器的输入端子电连接,以及 其中所述第四触发器与所述第四线路电连接。9.根据权利要求8所述的移位寄存器, 其中所述第一触发器包括含有氧化物半导体膜的晶体管。10.根据权利要求8所述的移位寄存器, 其中所述第一触发器包括第一晶体管和第二晶体管, 其中所述第一晶体管的第一端子与所述第一线路电连接,所述第一晶体管的第二端子与所述第一触发器的输出端子电连接, 其中所述第二晶体管的第一端子与所述第一晶体管的第二端子以及所述第一触发器的输出端子电连接,所述第二晶体管的第二端子与用于供应低电源电位的布线电连接,以及 其中所述第一晶体管和所述第二晶体管中的每一个都包含氧化物半导体膜。11.根据权利要求8所述的移位寄存器, 其中所述第一触发器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管, 其中所述第三晶体管的第一端子与用于供应高电源电位的布线电连接, 其中所述第四晶体管的第一端子与所述第一晶体管的第二端子电连接,所述第四晶体管的第二端子与用于供应低电源电位的布线电连接, 其中所述第五晶体管的第一端子与用于供应高电源电位的布线电连接, 其中所述第六晶体管的栅极端子与所述第三晶体管的第二端子以及所述第四晶...
【专利技术属性】
技术研发人员:小山润,
申请(专利权)人:株式会社半导体能源研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。