一种跟踪位单元特性的SRAM延迟电路（14）。公开了一种电路，包括用于接收输入信号（13）的输入节点；用于捕捉来自多个参考单元（12）的参考电流的参考节点（20）；具有由所述参考电流控制的放电的电容网络（15）；及输出具有延迟（16）的所述输入信号的输出电路，其中所述延迟由所述电容网络（15）的所述放电控制。
【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及SRAM设备，尤其涉及用于生成跟踪位单元特性并独立于任何非单元设备的延迟的SRAM电路。
技术介绍
SRAM (静态随机存取存储器)设备一般用于静态存储器存储。每个位通常都存储在具有四个晶体管的SRAM存储单元中。两个附加的存取晶体管用于在读和写操作过程中控制对存储单元的存取。对单元的存取是由控制两个存取晶体管的字线来使能的，这两个存取晶体管又控制所述单元是否应当连接到用于传输用于读和写操作的数据的位线。在实现SRAM中必须处理的一个挑战是解决在(I)开启字线的时间与(2)准备好利 用感测放大器从位线读出数据的时间之间发生的延迟。因为延迟可能基于任何数量的因素相对可变，所以需要用于生成延迟的某种类型的电路来通知感测放大器何时激发(fire)并读取位线。目前的方法利用逻辑设备来生成延迟。不幸的是，逻辑设备经受与SRAM单元设备不同的处理、电压和温度(PVT)变化。使用逻辑设备导致不是最优的性能和更易于出现SRAM单元写能力及稳定性问题。
技术实现思路
公开了用于生成跟踪位单元特性并独立于任何逻辑设备的延迟的SRAM电路。在第一方面，本专利技术提供了具有用于跟踪SRAM位单元特性的延迟电路的SRAM设备，其中该延迟电路包括用于接收输入信号的输入节点；用于捕捉来自多个参考SRAM单元的参考电流的参考节点；具有由所述参考电流控制的放电率的电容网络；及输出延迟信号的输出电路，其中所述延迟信号是由所述电容网络的放电率控制的。在第二方面，本专利技术提供了在SRAM设备中生成延迟信号的方法，包括提供具有耦合到公共参考节点的多个参考单元的SRAM设备，其中所述多个参考单元配置成响应于字线转换(transition)而在所述公共参考节点生成参考电流；响应于所述字线转换而在所述公共参考节点生成参考电流；利用所述参考电流来指定到放电线上的电容网络的放电率；响应于所述放电线上的电压电势超出阈值电压而激活输出电路；及输出延迟信号。在第三方面，本专利技术提供了用于在SRAM设备中生成延迟信号的系统，包括耦合到公共参考节点的多个参考单元，其中所述多个参考单元配置成响应于字线转换而在所述公共参考节点生成参考电流，而且其中该参考电流包括所述多个参考单元的平均特性；利用所述参考电流指定到放电线上的电容网络的放电率的电路；响应于所述放电线上的电压电势超过阈值电压而被激活的输出电路；及响应于传输栅极晶体管(pass gatetransistor)被激活而输出延迟信号的输出节点。在第四方面，本专利技术提供了具有利用虚地跟踪SRAM位单元特性的延迟电路的SRAM设备，其中所述延迟电路包括用于接收输入信号的输入节点；用于从多个参考SRAM单元捕捉参考电流的虚地节点；具有提供由所述参考电流控制的放电率的电容器对的电容网络；及输出延迟信号的输出电流，其中所述延迟信号是由所述电容网络的放电率控制的。本专利技术的例示性方面被设计成解决本文中描述的问题和没有讨论的其它问题。附图说明根据以下结合附图对本专利技术各方面的具体描述，本专利技术的这些及其它特征将更加容易理解。图I绘出了根据本专利技术实施方式的具有延迟电路的SRAM设备。图2绘出了根据本专利技术实施方式的延迟电路。图3绘出了根据本专利技术实施方式的用于获得参考电流的两种附加实施方式。 图4绘出了根据本专利技术实施方式的延迟电路。图5绘出了根据本专利技术实施方式的延迟电路。图6绘出了根据本专利技术实施方式的延迟电路。图7绘出了根据本专利技术实施方式的耦合到延迟电路的限制器。图8绘出了根据本专利技术实施方式的显示生成延迟信号的方法的流程图。这些附图仅仅是示意性的表示，而不是旨在描绘本专利技术的具体参数。附图旨在绘出本专利技术的仅典型实施方式，因此不应当被认为是限制本专利技术的范围。在附图中，类似的编号表示类似的元件。具体实施例方式图I绘出了包括用于生成延迟信号16的延迟电路14的SRAM设备10，其中延迟信号16是输入信号13的延迟版本。输入信号13可以例如包括激活SRAM设备10上的读和/或写操作的时钟转换。延迟信号16中的延迟量基于从单元阵列12中的一组参考单元20 (即，位单元)获得的参考电流i。应当指出，参考单元20不必在功能性单元阵列12中，而是可以驻留在其它地方，例如小的单独的参考阵列。延迟电路14利用具有一个或多个电容器的电容网络15来基于参考电流i生成放电。该放电控制延迟信号16中的延迟量。在本实施方式中，延迟信号16被提供给感测放大器18，来确定单元阵列12中的位线什么时候应被读取/写入。然而，应当理解，延迟信号16可以用于任何目的，例如定义WL (字线)脉冲宽度、BL (位线)恢复激活，等等。由此，因为参考单元20可以简单地实现为单元阵列12中一组额外的位单元或者实现为单独的不同的阵列，所以这种方法提取SRAM设备特性来控制定时，而不需要修改设备本身的构造布局。这组参考单元20可以例如包括16个或32个单元，从这些单元获得平均或者参考电流i，由此从统计上来说消除了单元之间的性能变化。描述了用于获得参考电流i的各种实施方式及各种延迟电路14。图2绘出了包括四个部件的延迟电路50的例示性实施方式，这四个部件包括设备跟踪偏置发生器22、放电网络24、开关电容网络26和阈值补偿电路28。延迟电路50从一组参考单元42获得参考电流30并生成延迟的波形40 (WLend),延迟的波形是字线或时钟信号36 (CLK，WLstakt)的延迟版本。除延迟之外，延迟的波形40本质上模拟设备中字线WLstakt的行为。在参考单元42中，字线VDDw及位线VDDbi和位线VDDb2都设置成VDD，而且从每个单元上的Ikead节点获得电流。为了避免影响参考单元的SRAM特性,参考单元42中的信号可以利用对参考和功能性SRAM单元公共的现有单元信号来设置，而没有附加的金属线或者通孔。这允许提取SRAM设备特性，而不修改参考SRAM单元的构造布局。设备跟踪偏置发生器22包括从参考单元42接收参考电流30并生成偏置34的电流镜32。然后，该偏置34被馈送到放电网络24中，当时钟信号36上升时，放电网络24把该偏置信号释放到开关电容网络26中的放电线(DL)节点38上。偏置34确定用于DL节点38通过放电网络24的放电率。当CLK 36为低时，阈值补偿电路28通过把DL节点38充电至逆变器46的阈值和进行自校准来工作，以便抵消设备不匹配和PVT引入的任何阈值变化。当CLK 36为高时，DL节点38的充电停止，而且，当DL电压跨逆变器46的阈值放电时，阈值补偿电路28生成上升沿。 当CLK 36转换到高时，开关电容网络26基于在CLK 36为低时生成的DL预充电电压和Cboost与Csignal之比，在DL节点38上生成独立于逻辑设备的电压增量。实际上，开关电容网络以Cboost和Csignal之间的比率把DL线上的电压从逆变器46的阈值电压升高到比逆变器46的阈值高的电压。然后，DL节点38上的电压增量通过放电网络24释放，并且当该电压增量变高到足以超过逆变器46的电压阈值时打开阈值栅极44。阈值栅极44和逆变器46确保实际上独立于PVT的延迟信号40 (WLend)具有对随机设备变化的低灵敏性(B卩，上面描述过的自校准)。因而，延迟主要是由升压生成的DL电压、DL节本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.10.19 US 12/581,4401.一种具有用于跟踪SRAM位单元特性的延迟电路的SRAM设备，其中，所述延迟电路包括 用于接收输入信号的输入节点； 用于捕捉来自多个参考单元的参考电流的参考节点； 具有由所述参考电流控制的放电率的电容网络；及 输出延迟信号的输出电路，其中，该延迟信号由所述电容网络的所述放电率控制。2.如权利要求I所述的SRAM设备，其中，所述输入信号包括时钟转换。3.如权利要求I所述的SRAM设备，其中，所述参考电流是利用选自以下的一种配置从所述多个参考单元捕捉的传输栅极配置；上拉配置；及下拉配置。4.如权利要求I所述的SRAM设备，其中，所述参考电流输入到具有电流镜的偏置发生器中。5.如权利要求4所述的SRAM设备，其中，所述偏置发生器把偏置输出到耦合于所述电容网络的放电网络，其中，该偏置指定所述电容网络的放电率。6.如权利要求I所述的SRAM设备，其中，所述电容网络包括升压电容器和信号电容器，并基于所述升压电容器和所述信号电容器之比在放电线上生成独立于逻辑的电压增量。7.如权利要求I所述的SRAM设备，其中，所述输出电路包括传输栅极晶体管，该传输栅极晶体管响应于在所述放电线上电压阈值被超过而打开。8.如权利要求I所述的SRAM设备，其中，所述参考电流用作虚地，来控制电容器对的放电。9.如权利要求I所述的SRAM设备，其中，所述参考电流被提供给用于控制写操作的上拉偏置发生器和用于控制读操作的传输栅极偏置发生器。10.如权利要求I所述的SRAM设备，其中，所述参考电流被直接提供给电容网络中的放电线。11.一种在SRAM设备中生成延迟信号的方法,包括 提供具有耦合到公共参考节点的多个参考单元的SRAM设备，其中，所述多个参考单元配置成响应于字线转换而在所述公共参考节点生成参考电流； 响应于所述字线转换而在所述公共参考节点生成所述参考电流； 利用所述参考电流来指定到放电线上的电容网络的放电率； 响应于所述放电线上的电压电势超过阈值电压而激活输出电路；及 输出延迟信号。12.如权利要求11所述的方法，还包括利用选自以下的一种配置来捕捉来自所述多个参考单元的所述参考电流传输栅极配置；上拉配置；及下拉...
【专利技术属性】
技术研发人员：I·阿瑟沃斯基，G·M·布拉瑟拉斯，R·M·郝尔，H·皮洛，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。