本发明专利技术涉及一种解决CCSDS深空通信系统中9种QC-LDPC码编码的方案，其特征在于，所述系统的QC-LDPC码的编码器主要由共享寄存器、并行滤波器和串行循环左移累加器（串行CLSA）三部分组成，其核心技术是并行滤波。并行滤波器和串行CLSA共用t个b位寄存器。本发明专利技术提供的QC-LDPC编码器兼容多码率，能在明显提高编码速度的同时有效减少资源需求，具有编码速度快、资源消耗少、功耗小、成本低等优点。
【技术实现步骤摘要】
本专利技术涉及深空数据通信领域，特别涉及一种CCSDS深空通信系统中QC-LDPC码编码器的高效实现方法。
技术介绍
由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰，接收端不可避免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。低密度奇偶校验(Low-Density Parity-Check, LDPC)码以其逼近Shannon限的优异性能成为信道编码领域的研究热点。准循环LDPC码(Quasic-LDPC，QC-LDPC)码是一种特殊的LDPC码,其编码可采用移位寄存器加累加器(Shift-Register-Adder-Accumulator ，SRAA)加以实现。SRAA法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由aXt个bXb阶循环矩阵Gi,」(I彡i彡a, I彡j彡t)构成的阵列，t=a+c。与信息向量对应的一部分生成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。串行SRAA法完成一次编码需要ab+t个时钟周期,需要(t+c)b个寄存器、cb个二输入与门和cb个二输入异或门。此外，还需要acb比特ROM存储循环矩阵的首行。CCSDS深空通信系统推荐了 9种QC-LDPC码，其中码率η分为1/2、2/3和4/5三种，b分为32、64、128、256、512、1024和2048七种。如图I所示，η和b共有9种有效组合(n,b) (4/5，32)、(2/3，64)、(1/2，128)、(4/5，128)、(2/3，256)、(1/2，512)、(4/5，512)、(2/3，1024)和(1/2，2048)，对应 9 种 QC-LDPC 码。对于所有 QC-LDPC 码，均有 c=12。图 2给出了不同码率Π下的参数a和t。CCSDS深空通信系统中QC-LDPC编码的现有解决方案是采用串行SRAA法，9种QC-LDPC 码所需的编码时间分别是 1068、1052、1044、4140、4124、4116、16428、16412 和16404个时钟周期。逻辑资源需要65536个寄存器、24576个二输入与门和24576个二输入异或门，这是由(n,b) = (l/2, 2048)对应的参数决定的。此外，9种QC-LDPC码共需774，144比特ROM存储循环矩阵的首行。当采用硬件实现时，如此大的存储需求会增加设备成本，且编码时间较长。
技术实现思路
针对CCSDS深空通信系统多种QC-LDPC码编码的现有实现方案中存在的需要大容量存储器和编码速度慢缺点，本专利技术提供了一种基于并行滤波的高效编码方法，能有效提高编码速度，减少存储器需求。如图13所示，CCSDS深空通信系统中多种QC-LDPC码的编码器主要由3部分组成共享寄存器、并行滤波器和串行循环左移累加器(串行CLSA)。共享寄存器由t个b位寄存器R1, R2,…，Rt构成，其它两个功能模块共用这些寄存器。整个编码过程分5步完成第I步，输入信息向量s ;第2步，使用并行滤波器计算向量f ;第3步，使用串行CLSA计算部分校验向量Py ;第4步，使用并行滤波器计算部分校验向量Px ;第5步，输出一部分码字(S，Px,Py) O本专利技术提供的QC-LDPC编码器兼容多码率，能在明显提高编码速度的同时有效减少资源需求，从而达到降低硬件成本和功耗的目的。关于本专利技术的优点与精神可通过接下来的专利技术详述及附图得到进一步的了解。附图说明图I给出了码率η和b的有效组合(η，b); 图2给出了不同码率η下的参数a和t ;图3是(η，b) = (4/5，32)时QC-LDPC码校验矩阵H的详细构造；图4是(η，b) = (2/3，64)时QC-LDPC码校验矩阵H的详细构造；图5是(n,b) = (l/2, 128)时QC-LDPC码校验矩阵H的详细构造；图6是(n，b) = (4/5，128)时QC-LDPC码校验矩阵H的详细构造；图7是(η，b) = (2/3，256)时QC-LDPC码校验矩阵H的详细构造；图8是(n，b) = (l/2，512)时QC-LDPC码校验矩阵H的详细构造；图9是(n，b) = (4/5，512)时QC-LDPC码校验矩阵H的详细构造；图10是(η，b) = (2/3，1024)时QC-LDPC码校验矩阵H的详细构造；图11是(n,b) = (l/2, 2048)时QC-LDPC码校验矩阵H的详细构造；图12是CCSDS深空通信系统中校验矩阵H的结构示意图；图13是CCSDS深空通信系统中兼容9种QC-LDPC码的编码器整体结构；图14是并行滤波器计算向量f时的结构示意图；图15是并行滤波器计算部分校验向量Px时的结构示意图；图16是串行CLSA的结构示意图；图17是编码器各组成部分以及整个电路的硬件资源消耗；图18是各编码步骤以及整个编码过程所需的处理时间；图19比较了传统的串行SRAA法与本专利技术的编码速度；图20比较了传统的串行SRAA法与本专利技术的资源消耗。具体实施例方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为对本专利技术的限定。QC-LDPC码是一类特殊的LDPC码，它的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环特点，故被称为准循环LDPC码。从行的角度看，循环矩阵的每一行都是上一行(首行是末行)循环右移一位的结果；从列的角度看，循环矩阵的每一列都是前一列(首列是末列)循环下移一位的结果。循环矩阵的行向量构成的集合与列向量构成的集合完全相同，因此，循环矩阵完全可由它的首行或首列来表征。循环矩阵的行重和列重相同，记作W。如果《=0，那么该循环矩阵是全零矩阵。如果《=1，那么该循环矩阵是可置换的，称为置换矩阵，它可通过对单位矩阵I循环右移若干位得到。QC-LDPC码的校验矩阵H是由cXt个bXb阶循环矩阵Hiij (I彡i彡C，I彡j彡t)构成的如下阵列权利要求1.一种适合于CCSDS深空通信系统采用的9种QC-LDPC码的编码器，QC-LDPC码的校验矩阵H是由cXt个bXb阶循环矩阵构成的阵列,其中，C、t和b皆为正整数，t=a+c,3种不同码率η分别是1/2、2/3、4/5，7种方阵阶数b分别是32、64、128、256、512、1024、2048，9 种有效组合(n,b)分别是(4/5，32)、(2/3，64)、(1/2，128)、(4/5，128)、(2/3，256)、(1/2，512)、(4/5，512)、(2/3，1024)和(1/2，2048)，对于这 9 种 QC-LDPC 码，均有 c=12，c=3u, u=4,3种不同码率对应的参数a分别是8、16、32,3种不同码率对应的参数t分别是20、28、44，校验矩阵H对应码字V= (s，p) = (s, px, py, pz)，H的前a块列对应的是信息向量S，后c块列对应的是校验向量P，以b比特为一段，信息向量s被等分为a段，即S=(Sl，S2,…，Sa),校验向量 P 被等分为 C 段，即 P=CP1, P2, ---,Pc)，Px= (P1, P2, P3, P4)，Py= (p5, P6. Pt. P8)，Pz= (p9，p10, pn, P12)，其特征在于，所述编码器包本文档来自技高网...
【技术保护点】
一种适合于CCSDS深空通信系统采用的9种QC？LDPC码的编码器，QC？LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c、t和b皆为正整数，t=a+c，3种不同码率η分别是1/2、2/3、4/5，7种方阵阶数b分别是32、64、128、256、512、1024、2048，9种有效组合(η,b)分别是(4/5,32)、(2/3,64)、(1/2,128)、(4/5,128)、(2/3,256)、(1/2,512)、(4/5,512)、(2/3,1024)和(1/2,2048)，对于这9种QC？LDPC码，均有c=12，c=3u，u=4，3种不同码率对应的参数a分别是8、16、32，3种不同码率对应的参数t分别是20、28、44，校验矩阵H对应码字v=(s,p)=(s,px,py,pz)，H的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s1,s2,…,sa)，校验向量p被等分为c段，即p=(p1,p2,…,pc)，px=(p1,p2,p3,p4)，py=(p5,p6,p7,p8)，pz=(p9,p10,p11,p12)，其特征在于，所述编码器包括以下部件：寄存器R1～Rt，其余两个部件共享这t个b位寄存器；并行滤波器，主要由寄存器R1～Rt和多输入异或门Aη,b,1～Aη,b,2u组成，用于计算向量f和部分校验向量px；串行循环左移累加器，用于计算部分校验向量py。...
【技术特征摘要】
【专利技术属性】
技术研发人员：张鹏，蔡超时，杨刚，
申请(专利权)人：苏州威士达信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。