一种半导体器件以及一种层叠制造技术

本申请涉及一种半导体器件以及一种层叠。具体地，其公开了一种半导体器件及其制造方法，其中电连接元件(7)外围由封装材料(10)涂覆并且具有与模制膜(107)接触的区域(107a)对应的暴露端面(7a)。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及半导体器件领域。
技术介绍
已知如下半导体器件，这些半导体器件包括衬底裸片、装配在这ー衬底裸片的ー侧上的集成电路芯片以及覆盖这ー侧的封装集成电路芯片的块。为了形成到集成电路芯片侧的外部电连接，在封装块中提供孔，然后在这些孔中沉积焊料小滴。这ー过程具有以下弊端使用激光来制作孔需要很长时间；必须清洁孔以便防止在焊料小滴与衬底裸片的迹线或者焊盘之间的不良电接触；以及当需要在孔之间的小间距时并且当孔很小时，涂敷小的焊料小滴因而带来实际困难。所有这些造成昂贵的半导体器件。
技术实现思路
本技术的目的是避免上述弊端。提供一种半导体器件，该半导体器件包括具有第一和第二相対的侧的半导体裸片、布置在衬底裸片的第一侧上的至少ー个集成电路芯片和外部电连接元件；以及封装块，至少涂覆所述集成电路芯片的外围并且涂覆电连接元件的外国，使得电连接元件具有暴露端面。封装块和电路芯片可以具有在与衬底裸片的第一侧平行的共同平面中延伸的外部表面。衬底裸片可以包括用于将ー侧电连接到另ー侧、有选择地连接到所述集成电路芯片和所述外部电连接元件的网络。也提供了一种层叠，该层叠包括前述半导体器件，以及包括连接到所述外部电连接元件的另一半导体器件和其它电连接元件。附图说明现在将经由通过以下附图示意地图示的非限制例子来描述半导体器件和制造方法-图I示出了根据本技术的半导体器件的横截面；-图2至图5在横截面中示出了用于图I的半导体器件的制造步骤；并且-图6示出了包括图I的半导体器件的层叠的横截面；以及-图7和图8在横截面中示出了用于制造根据本技术的另一半导体器件的制造步骤。具体实施方式如图I中所示，半导体器件I包括具有第一和第二相对的侧3和4的衬底裸片2、借助中间电连接元件6装配在第一侧3上的集成电路芯片5、在集成电路芯片5的外围周围并且与该外围相距某ー距离处布置在第一侧3上的第一外部电连接元件7以及布置在第二侧4上的第二外部电连接元件8。例如，这些电连接元件可以包括金属块或者甚至金属柱。衬底裸片2包括电绝缘材料和允许形成从ー侧到另ー侧并且在侧3和4上的电连接的电连接网络9，以便有选择地连接集成电路芯片5、电连接元件7和电连接元件8。衬底裸片2可以是单层或者多层。半导体器件I还包括电绝缘材料制成的封装块10，该块形成在半导体裸片2的第ー侧3上，其至少涂覆半导体电路芯片5的外围并且仅涂覆外部电连接元件7的外国，从而使得部分嵌入在封装块10中的这些外部电连接元件7具有暴露端面7a。暴露端面7a的顶部可以从封装块10的外侧11突出距离a。根据这一例子，封装块10的外侧11和集成电路芯片5的与中间电连接元件6相对的外侧12落在与衬底裸片2的第一侧3平行的相同平面中或者近似地落在相同平面中，从而使得暴露集成电路芯片5的外侧12。根据ー个变型实施例，从衬底裸片2的第一表面3测量的、第一外部电连接元件7的高度与封装块10的厚度之比可以落在I. I与I. 6之间。可以通过现在将描述的晶片级制造来制作半导体器件I。如图2中所示，提供组件13，该组件包括具有第一侧和第二侧15和16的衬底晶片14，并且包括在衬底晶片14上的相邻位置18形成的、待制作的半导体器件I的多个子组件17。每个子组件17在每个位置18包括衬底晶片14的与衬底裸片2对应的部分，而在这ー衬底晶片14的第一侧15上包括经由电连接元件6和第一外部电连接元件7装配的集成电路芯片5。每个子组件17使得第一外部电连接元件7的从衬底晶片14的第一侧15 (包括衬底裸片2的第一侧)测量的高度大于在集成电路芯片5的外侧12与衬底晶片14的第一侧15之间的距离。如图3中所示，提供模具101，该模具包括两个相对的模具部分102和103，这些部分在它们之间界定空腔104并且具有第一和第二相対的平行的平面型面105和106，第一面105配备有由可变形材料制成的模制膜107并且具有在所述空腔104中暴露的并且与第二面106平行的平面型面107b。模制膜107可以由聚合物(例如聚こ烯或者聚亚安酷)制成，并且可以通过层压来键合到空腔104的面105。组件13在如下位置布置于模具101的空腔104中，该位置使得在已经闭合模具101之后，衬底晶片14的第二侧16 (包括衬底裸片2的第二侧4)与模具101的第二面106相抵，并且每个集成电路芯片5的外侧12与模制膜107接触或者负重相抵或者略微穿透模制膜107，而第一外部电连接元件7仅在与将获得的暴露面7a对应的负重区域107a中形成与模制膜107的接触。由于第一外部电连接元件7的端部穿透到模制膜107的平面型面107b中而产生这些负重区域107a转向空腔104。模制膜107中的电连接元件7的穿透深度与这ー模制膜107的厚度之比可以落在O. I与O. 5之间。接着，如图4中所示，向空腔104中注入封装材料(例如环氧树脂)以便形成晶片级封装块19，从而在每个位置18形成封装块10。在脱模之后，如图5中所示，获得包括组件13和晶片级封装块19的第二组件20。接着，在每个位置18，在衬底晶片14的第二侧16 (包括第二侧4)上制作第二外部电连接元件8。因此，在单个操作中获得了封装的集成电路芯片和经过封装块的过孔。根据ー个变型实施例，然后可以通过沿着位置18的边缘对第二组件20进行划片来单个化各个半导体器件I。根据图6中所示的另ー变型实施例，另一半导体器件21可以例如经由在半导体器件I的第一电连接元件7上布置的电连接元件22在第一电连接元件7这ー侧上装配于半导体器件I上方，以便在其它半导体器件21与半导体器件I的电连接网络9之间形成电连接。因此获得了层叠23。可以例如在半导体器件I已经经 由第二电连接元件8装配于印刷电路板(未示出)上之后制作这ー层叠23。根据图7中所示的一种变型制造方法，组件13可以在如下位置布置于模具101的空腔104中，该位置使得集成电路芯片5的外侧12在与模制膜107相距某ー距离处。在这ー情况下，如图8中所示，在已经注入涂覆材料之后获得的组件13继而包括晶片级封装块19，该晶片级封装块覆盖集成电路芯片5的外侧12，集成电路芯片5可能已经打薄。本技术并不限于上文描述的例子。许多其它变型实施例是可能的而未脱离所附权利要求中限定的范围。权利要求1.一种半导体器件，其特征在于，其包括具有第一和第二相对的侧(3，4)的半导体裸片(12)、布置在所述衬底裸片的第一侧上的至少一个集成电路芯片(5)和外部电连接元件(7);以及 封装块(10)，至少涂覆所述集成电路芯片的外围并且涂覆所述电连接元件的外围，使得所述电连接元件具有暴露端面(7a)，所述封装块(10)和所述电路芯片(5)具有在与所述衬底裸片的第一侧平行的共同平面中延伸的外部表面(11、12)。2.根据权利要求I所述的器件，其特征在于，所述衬底裸片包括用于将一侧电连接到另一侧、有选择地连接到所述集成电路芯片和所述外部电连接元件的网络(9)。3.一种层叠，其特征在于，包括根据权利要求I或者2所述的半导体器件(I)，以及包括连接到所述外部电连接元件(7)的另一半导体器件(22)和其它电连接元件(23)。专利摘要本申请涉及一种半导体器件以及一种层叠。具体地，其公开了一种半导体器件及其制造方法，其本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，其包括：具有第一和第二相对的侧(3，4)的半导体裸片(12)、布置在所述衬底裸片的第一侧上的至少一个集成电路芯片(5)和外部电连接元件(7)；以及封装块(10)，至少涂覆所述集成电路芯片的外围并且涂覆所述电连接元件的外围，使得所述电连接元件具有暴露端面(7a)，所述封装块(10)和所述电路芯片(5)具有在与所述衬底裸片的第一侧平行的共同平面中延伸的外部表面(11、12)。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：P·劳伦特，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：实用新型
国别省市：