用于在芯片级封装占用面积内将宽总线存储器及串行存储器附接到处理器的方法技术

本发明专利技术涉及一种半导体装置(10)，其包括具有第一存储器类型的第一存储器裸片(12)、具有不同于所述第一存储器类型的第二存储器类型的第二存储器裸片(14)及例如微处理器的逻辑裸片(16)。所述第一存储器裸片(12)可使用对于所述第一存储器类型优选的第一类型的电连接而电连接到所述逻辑裸片(16)。所述第二存储器裸片(14)可使用对于所述第二存储器类型优选的不同于所述第一类型的电连接的第二类型的电连接而电连接到所述逻辑裸片。其它装置可包括相同类型的裸片，或两个或两个以上第一类型的裸片，及两个或两个以上不同于所述第一类型的第二类型的裸片。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置组装领域，且更特定来说，涉及可用于将不同类型的装置附接且电连接在一起的半导体装置方法及结构。
技术介绍
降低完成的装置封装的尺寸是半导体装置制造领域中正在进行的设计目标。电子工业已从降低包括单个半导体裸片(芯片)的封装的尺寸前进到在同一封装中包括多个芯片的封装的小型化。举例来说，“层叠封装”或“PoP”装置可包括存储器裸片(其以接合线连接到第一衬底)及逻辑裸片(其以接合线连接到第二衬底)。所述第一衬底可提供用于所述存储 器裸片到所述逻辑裸片的连接的电路布线(即，电迹线或迹线布线)及低密度球栅格阵列(BGA)，而所述第二衬底可提供用于所述逻辑裸片到接纳衬底(例如，母板)的连接的电路布线及高密度BGA。所述第一衬底的BGA附接到所述第二衬底的上侧上的焊盘垫(landingpad)。因此，所述存储器裸片可以短电连接堆叠在所述逻辑裸片上且电连接到所述逻辑裸片，这减少了所述两个裸片之间的信号延迟。此外，可在组装之前测试每一裸片以确保功能性，从而减少废料及返工。
技术实现思路
在设想常规层叠封装半导体设计时，专利技术者已意识到，可能需要在同一封装中包括三种或三种以上不同类型本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：库尔特·瓦赫特勒，玛格丽特·罗丝·西蒙斯马修斯，
申请(专利权)人：德州仪器公司，
类型：
国别省市：