半导体芯片和半导体器件制造技术

本发明专利技术涉及一种半导体芯片和半导体器件。根据一个实施例，一种半导体芯片包括半导体衬底、过孔和绝缘层。半导体衬底具有第一主表面和在所述第一主表面的相对侧的第二主表面。半导体衬底设置有包括元件和布线的电路部，以及在第一主表面一侧上围绕所述电路部的保护环结构部。在从半导体衬底的第一主表面一侧延伸到第二主表面一侧的通路孔中设置过孔。在从半导体衬底的第一主表面一侧延伸到第二主表面一侧的第一沟槽中设置绝缘层。

【技术实现步骤摘要】

本文描述的实施例总体上涉及ー种半导体芯片和半导体器件。
技术介绍
在近来的诸如多芯片封装(MCP)之类的半导体器件中，有效地将多个半导体芯片的堆叠用于实现更高的密度、更小的尺寸或者更低的外形(profile)。 在这类半导体器件中，穿硅过孔(via)作为ー种用于堆叠半导体芯片的技术已经引起了关注。例如，在半导体是硅(Si)的情况下，穿硅过孔是在半导体衬底的主表面之间穿过的电极，它是半导体芯片的基础元件。在制造这类半导体器件的过程中，为了提高产量并增加厚度方向上的集成密度，需要对半导体芯片进行减薄。例如，为了减小半导体芯片的外形，使用了研磨半导体衬底的背面ー侧的技术。在切割减薄的半导体衬底时，为了抑制碎化和裂痕，使用了诸如激光切割或等离子体蚀刻之类的技木。然而，这类切割不是使用切割刀片的机械处理。因此，形成了相对光滑的切面。这降低了切面的金属吸杂效果，附着到切面的金属会扩散到半导体芯片中。这样会劣化半导体器件的特性和可靠性。附图说明图IA和图IB是根据第一实施例的半导体芯片的芯片边缘区域的示意图，图IA是半导体芯片的示意性截面图，图IB是半导体芯片的背面一侧的示意性平面图；图2是根据第一实施例的完整半导体芯片的正面一侧的示意性平面图；图3是根据第一实施例的变型的半导体芯片的示意性截面图；图4A到4C是用于说明制造根据第一实施例的半导体芯片的过程的示意图，图4A是用于说明在半导体芯片的正面ー侧上形成电路部和保护环结构部的制造过程的示意性截面图，图4B是用于说明形成半导体芯片的通路孔(via hole)和第一沟槽的制造过程的示意性截面图，及图4C是背面ー侧的示意性平面图；图5A和5B是用于说明制造根据第一实施例的半导体芯片的过程的示意性截面图，图5A示出了用于在通路孔和第一沟槽中形成绝缘层的制造过程，及图5B示出了用于在通路孔中蚀刻绝缘层的制造过程；图6A和6B是用于说明制造根据第一实施例的半导体芯片的过程的示意性截面图，图6A示出了用于在半导体衬底的背面上和通路孔中形成导电层的制造过程，及图6B示出了用于在通路孔中形成过孔的制造过程；图7A和7B是用于说明制造根据第一实施例的半导体芯片的过程的示意性截面图，图7A示出了用于在半导体衬底上执行切割处理的制造过程，及图7B示出了单片化的半导体芯片；图8A是用于说明根据第一实施例的半导体芯片的功能的示意性截面图；图SB是用于说明根据第一实施例的半导体芯片的功能的示意性截面图；图9A和9B是根据第二实施例的半导体芯片的芯片边缘区域的背面一侧的示意性平面图，图9A是半导体芯片的背面一侧的完整视图，图9B是图9A的部分A的放大图；图IOA到IOC是根据第三实施例的半导体芯片的芯片边缘区域的示意性截面图，图IOA是形成半导体芯片后的状态的示意性截面图，图IOB示出了用于在通路孔和第一沟槽中形成绝缘层的制造过程，及图IOC示出了用于在通路孔和第一沟槽中形成阻挡金属层的制造过程； 图IlA和IlB是用于说明制造根据第四实施例的半导体芯片的过程的示意性截面图，图IlA示出了用于制备半导体衬底的制造过程，及图IlB示出了用于在半导体衬底中形成通路孔和第一沟槽的制造过程；图12A和12B是用于说明制造根据第四实施例的半导体芯片的过程的示意性截面图，图12A示出了用于在通路孔和第一沟槽中形成绝缘层的制造过程，及图12B示出了用于在通路孔中形成阻挡金属层的制造过程；图13A和13B是用于说明制造根据第四实施例的半导体芯片的过程的示意性截面图，图13A示出了用于在半导体衬底的通路孔中和正面ー侧上形成导电层的制造过程，及图13B示出了用于在通路孔中形成过孔的制造过程；图14A和14B是用于说明制造根据第四实施例的半导体芯片的过程的示意性截面图，图14A示出了用于在半导体衬底的正面ー侧上形成元件部和保护环结构部的制造过程，及图14B示出了用于研磨半导体衬底的背面一侧的制造过程；图15A和15B是用于说明制造根据第五实施例的半导体芯片的过程的示意性截面图，图15A示出了用于在半导体衬底中形成通路孔和第一沟槽的制造过程，及图15B示出了用于在通路孔和第一沟槽中形成绝缘层的制造过程；图16A和16B是用于说明制造根据第五实施例的半导体芯片的过程的示意性截面图，图16A示出了用于在半导体衬底的通路孔中和正面ー侧上形成导电层的制造过程，及图16B示出了用于在通路孔中形成过孔的制造过程；图17是用于说明制造根据第五实施例的半导体芯片的过程的示意性截面图；及图18是根据第六实施例的半导体器件的示意性截面图。具体实施例方式根据ー个实施例，总的来说，半导体芯片包括半导体衬底、过孔和绝缘层。半导体衬底具有第一主表面和在所述第一主表面的相对侧的第二主表面。半导体衬底设有包括兀件和布线的电路部，以及在第一主表面一侧上围绕所述电路部的保护环结构部。在从半导体衬底的第一主表面ー侧延伸到第二主表面ー侧的通路孔中设置了过孔。在从半导体衬底的第一主表面ー侧延伸到第二主表面ー侧的第一沟槽中设置了绝缘层。如在垂直于半导体衬底的第一主表面的方向上所观察的，通路孔位于包括电路部的电路区域中，第一沟槽位于围绕电路部且包括保护环结构部的外围区域中，第一沟槽在平行于第一主表面的方向上的宽度比通路孔在所述平行方向上的宽度窄。根据另ー个实施例，半导体器件包括半导体芯片。半导体芯片包括半导体衬底、过孔和绝缘层。半导体衬底具有第一主表面和在所述第一主表面的相对侧的第二主表面。半导体衬底设有包括元件和布线的电路部，以及在第一主表面一侧上围绕所述电路部的保护环结构部。在从半导体衬底的第一主表面ー侧延伸到第二主表面ー侧的通路孔中设置了过孔。在从半导体衬底的第一主表面ー侧延伸到第二主表面ー侧的第一沟槽中设置了绝缘层。如在垂直于半导体衬底的第一主表面的方向上所观察的，通路孔位于包括电路部的电路区域中，第一沟槽位于围绕电路部且包括保护环结构部的外围区域中，第一沟槽在平行于第一主表面的方向上的宽度比通路孔在所述平行方向上的宽度窄。堆叠了两个或多个所述半导体芯片。用密封树脂来密封所述两个或多个半导体芯片。下文中将參考附图来说明各种实施例。 现在将參考附图来说明实施例。在以下的说明中，以相似的參考标号来标记相似的元件，并适当省略了曾经说明过的元件的描述。(第一实施例)图IA和图IB是根据第一实施例的半导体芯片的芯片边缘区域的示意图。更具体地，图IA是半导体芯片的示意性截面图。图IB是半导体芯片的背面一侧的示意性平面图。图2是根据第一实施例的完整半导体芯片的正面一侧的示意性平面图。图IA示出了图IB的X-X’截面。图IB示出了图2中由A表示的部分的放大图。根据第一实施例的半导体芯片IA容纳在例如多芯片封装型半导体器件中。如图IA所不,半导体芯片IA包括半导体衬底12,具有正面(第一主表面)10和在正面10的相对侧的背面(第二主表面)11。半导体衬底12例如是减薄的硅衬底。例如，通过研磨硅衬底的背面ー侧，将硅衬底减薄。在半导体衬底12的正面10 —侧上，半导体衬底12设有包括元件和布线的电路部13，以及围绕电路部13的保护环结构部14。在半导体衬底12上设置的电路部13包括例如，诸如晶体管和ニ极管的有源元件，和诸如电阻器和电容器的无源元件、连接这本文档来自技高网...

【技术保护点】
一种半导体芯片，包括：半导体衬底，具有第一主表面和在所述第一主表面的相对侧的第二主表面，所述半导体衬底设置有包括元件和布线的电路部以及在所述第一主表面一侧上围绕所述电路部的保护环结构部；过孔，设置在从所述半导体衬底的所述第一主表面一侧延伸到所述第二主表面一侧的通路孔中；以及绝缘层，设置在从所述半导体衬底的所述第一主表面一侧延伸到所述第二主表面一侧的第一沟槽中，如在垂直于所述半导体衬底的所述第一主表面的方向上所观察的，所述通路孔位于包括所述电路部的电路区域中，所述第一沟槽位于围绕所述电路部且包括所述保护环结构部的外围区域中，并且所述第一沟槽在平行于所述第一主表面的方向上的宽度比所述通路孔在所述平行方向上的宽度窄。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：津村一道，东和幸，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：