I2C总线启动与停止电路结构制造技术

本实用新型专利技术公开了一种I2C总线启动停止电路结构，它包括总线启动模块和总线停止模块。本实用新型专利技术通过SCK对第一D触发器的复位端R的控制，在第一D触发器检测到启动信号后，只有SCK从高变低时，第一D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动；在第二D触发器检测到停止信号后，通过SCK对第二D触发器输入信号D的控制，在SCK为高电平期间，D恒定为1，第三触发器的复位信号恒定有效，S/P保持为0，总线停止。本实用新型专利技术在正确实现I2C总线数据传输基础上，保证I2C总线启动时不会因为数据线上的错误跳变或干扰影响正常启动且停止后不会因数据线上的错误跳变或干扰重新启动。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术特别涉及一种用于总线传输协议的I2C总线启动与停止电路结构，属于集成电路
对于应用了 I2C总线协议的电路结构，I2C总线的启动与停止影响着I2C协议的正确执行。在时钟总线SCK保持为高电平期间，检测到数据总线SDA由高电平跳变为低电平时,标志总线启动位有效,即启动I2C总线，开始传输数据；而在时钟总线SCK保持为高电平期间，检测到数据总线SDA由低电平跳变为高电平，标志总线停止位有效，即结束I2C总线数据传输。在数据传输的过程中，只有在时钟为低电平期间，数据才可以变化(如图I所示)。普通I2C总线电路结构只要检测到时钟总线SCK保持为高电平期间，数据总线SDA由高电平跳变为低电平便启动I2C总线。如果启动阶段数据总线上有数据的跳变，可能使 总线未启动就进入停止，影响启动电路的正常执行。在检测到总线停止信号之后，总线数据便停止传输数据。如果时钟总线SCK保持为高电平期间，数据总线出现由高跳低的干扰，总线就可能再次的启动，数据会错误传输，影响电路的正常执行。本技术的目的在于提供ー种I2C总线启动与停止电路结构，其能够稳定的锁存启动与停止信号，防止启动时数据总线的错误数据对电路的影响和停止后再次的启动对电路正常执行的影响，从而克服了现有技术中的不足。为实现上述技术目的，本技术采用了如下技术方案ー种I2C总线启动与停止电路结构，它包括总线启动模块和总线停止模块；所述总线启动模块包括第一ニ输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二 D触发器；所述总线停止模块包括第二、第三、第四ニ输入或非门，第四、第五、第六非门以及第ニ、第三D触发器；其中，第一非门输入端接复位信号，其输出端与第一ニ输入或非门的ー输入端连接，该第一二输入或非门的另一输入端接SCK信号，第一ニ输入或非门的输出端经第二非门与第一 D触发器的R端连接,该第一 D触发器的CLK端经第三非门接SDA信号,而该第一D触发器的D端接工作电压(VDD)，同时，该第一 D触发器的Q输出端经第六非门与第二D触发器的R端连接，该第二 D触发器的Q输出端与SCK信号分别接第二ニ输入或非门的两个输入端，该第ニニ输入或非门的输出端经第四非门接第二 D触发器的D端，该第二 D触发器的Q输出端与复位信号接第三ニ输入或非门的两个输入端，第三ニ输入或非门的输出接第三D触发器的R端，该第一 D触发器的Q输出端经第七非门与第三D触发器的CLK端连接，该第三D触发器的D端接工作电压(VDD)，同时，第三D触发器的Q端与第五非门连接作为第一三输入或非门的一个输入端，复位信号与第一 D触发器的Q端分别作为该第一三输入或非门的另两个输入端，该三输入或非门的输出端接启动或停止信号。进ー步的，所述I2C总线启动停止电路结构还包括第六、第七非门；第一触发器的Q端经第六非门与第二D触发器的R端连接，第一触发器的Q端经第七非门与第三D触发器的CLK端连接。进一步的，所述D触发器均采用上升沿触发的结构。更进一步的，所述D触发器均采用下降沿触发结构，且D触发器的时钟端连接有一级反向器。图I为现有技术中I2C总线启动与停止时序原理图；图2a为本技术一较佳实施方式中I2C总线启动与停止电路图；图2b为本技术另一较佳实施方式中I2C总线启动与停止电路图；图3为本技术一较佳实施方式中I2C总线启动与停止电路中总线启动模块的电路图； 图4为本技术一较佳实施例方式I2C总线启动与停止电路中总线停止模块的电路图；图5为本技术一较佳实施例方式I2C总线启动与停止电路启动和停止的实现结果原理图；图6为本技术一优选实施例的电路图。参阅图2a_2b，作为本技术的优选实施方式，该I2C总线启动与停止电路结构，它包括总线启动模块和总线停止模块，所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二 D触发器，所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第六非门以及第二、第三D触发器；该I2C总线启动与停止电路通过SCK对第一 D触发器的复位端R的控制，在第一 D触发器检测到启动信号后，只有SCK从高变低时，第一 D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动；通过SCK对第二 D触发器输入信号D的控制，在SCK为高电平期间，D恒定为1，在停止信号到来时，使得第三触发器的复位信号恒定有效，S/P保持为O，总线停止。进一步的讲，参阅图3，当时钟总线SCK保持为高电平期间，数据总线SDA由高电平跳变为低电平,而时钟总线仍为高电平时,启动标志位并不立刻有效,等待时钟总线由高电平跳为低时，总线才启动数据的传输。其中rst为上电复位信号，SCK为时钟总线，SDA为数据总线。通过SCK对第一 D触发器的复位端R的控制，只有SCK从高变低时，第一 D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动。参阅图4，在时钟总线SCK保持为高电平期间，检测到数据总线SDA由低电平跳变为高电平，通过D触发器的锁存，停止标志位有效，此时数据总线SDA再次由高电平跳变为低电平，也不会重新启动。其中rst为上电复位信号,rstl为与启动相关的复位信号,启动后为0，SCK为时钟总线，SDA为数据总线。通过SCK对第二 D触发器的输入信号D的控制，在SCK为高电平期间，D恒定为1，使得第三D触发器的复位信号恒定有效，S/P保持为0，总线停止。参阅图5系该I2C总线启动与停止电路整体的实现结果，包括正常的启动的与停止，可以看到，在检测到启动与停止信号时，数据线上的脉冲不会影响电路的正常启动与停止。本技术基于I2C总线的协议，在正确实现I2C总线数据传输基础上，保证I2C总线启动时不会因为数据线上的错误跳变或干扰影响正常启动且停止后不会因数据线上的错误跳变或干扰重新启动。在所有使用I2C总线传输协议的集成电路中都可以使用上述的启动与停止电路结构。总线在输入端ロ最好经过SChimitt触发器的整形，消除不必要的干扰。以下结合一较佳实施例及附图对本技术的技术方案作进ー步的说明。该I2C总线启动与停止电路系应用在基于I2C协议的数据监视采集系列芯片中，其整体结构參阅图6，本实施例由一集成电路及少量外围器件组成。该实例内置I2C协议接ロ，通过I2C协议与MCU通讯，信号可双向传输。SDA作为2线制串行接ロ的数据线，内置上拉开漏模式。SCK作为2线制串行接ロ的时钟线，内置上拉电阻。MCU通过SCK与SDA将指令传输给控制器，而控制器在接收到MCU指令后可将响应信号传输给MCU。以上仅是本技术的具体应用范例，对本技术的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本技术权利保护范围之。权利要求1.一种I2C总线启动与停止电路结构，其特征在于，它包括总线启动模块和总线停止模块； 所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二 D触发器； 所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第六非门以及第二、第三D触发器； 其中，第一非门本文档来自技高网...

【技术保护点】
一种I2C总线启动与停止电路结构，其特征在于，它包括总线启动模块和总线停止模块；所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二D触发器；所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第六非门以及第二、第三D触发器；其中，第一非门输入端接复位信号，其输出端与第一二输入或非门的一输入端连接，该第一二输入或非门的另一输入端接SCK信号，第一二输入或非门的输出端经第二非门与第一D触发器的R端连接，该第一D触发器的CLK端经第三非门接SDA信号，而该第一D触发器的D端接工作电压(VDD)，同时，该第一D触发器的Q输出端经第六非门与第二D触发器的R端连接，该第二D触发器的Q输出端与SCK信号分别接第二二输入或非门的两个输入端，该第二二输入或非门的输出端经第四非门接第二D触发器的D端，该第二D触发器的Q输出端与复位信号接第三二输入或非门的两个输入端，第三二输入或非门的输出接第三D触发器的R端，该第一D触发器的Q输出端经第七非门与第三D触发器的CLK端连接，该第三D触发器的D端接工作电压(VDD)，同时，第三D触发器的Q端与第五非门连接作为第一三输入或非门的一个输入端，复位信号与第一D触发器的Q端分别作为该第一三输入或非门的另两个输入端，该三输入或非门的输出端接启动或停止信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：江猛，徐君怡，韩红娟，
申请(专利权)人：苏州华芯微电子股份有限公司，
类型：实用新型
国别省市：