一种基于VPX的多总线试验平台的设计方法技术

本发明专利技术涉及一种基于VPX的多总线试验平台系统。包括母板、与母板连接的处理器和转接板组；母板包括一个与处理连接的PCIE接口。本发明专利技术提供了一种一对多、标准化、一体化的多总线试验平台系统。

【技术实现步骤摘要】
一种基于VPX的多总线试验平台的设计方法
本专利技术属于通讯领域，涉及计算机硬件技术，尤其涉及嵌入式系统中多总线试验平台系统。
技术介绍
：随着总线技术的不断发展，军用嵌入式系统中设备的接口形式已从传统的并行总线逐步向串行总线发展，从低带宽向高带宽迈进，且存在高速接口和低速接口搭配使用的情况。在传统设计中，总线接口类产品一般采用低速底板互连方式，因为应用背景不同导致试验平台也不相同，单一的设备实现方式造成时间和成本的增加，经济性极低。由于高速串行总线的全面应用，也使得支持高速串行总线设备测试和试验的需求更加迫切。本专利针对传统设计中单一设备使用以及试验中的负面影响，创新地提出了一种基于VPX结构的多总线试验平台的设计方法，实现高速串行总线设备和并行总线设备在同一试验平台上共同使用的功能。
技术实现思路
：为了解决
技术介绍
中所存在的技术问题，本专利技术提出了一种基于VPX的多总线试验平台系统，可以消除传统单一总线设备的负面影响，实现多总线设备在同一试验平台上共同使用，即缩短试验时间又降低试验成本，使平台统一化。本专利技术的技术方案是：一种基于VPX的多总线试验平台系统，其特殊之处在于：包括母板、与母板连接的处理器和转接板组；上述母板包括一个与处理连接的PCIE接口；还包括至少一个与转接板组连接的PCIE接口和至少一个与转接板组连接的PCI接口；上述转接板组包括至少一个转接板；上述转接板包括板间连接器组和底板连接器组；上述板间连接器组包括第一板间连接器、第二板间连接器、第三板间连接器、第四板间连接器；上述底板连接器组包括第一底板连接器、第二底板连接器、第三底板连接器；上述第一板间连接器与第一底板连接器相互连接并用于高速串行信号传递；上述第二板间连接器与第三底板连接器相互连接并用于并行信号传递；上述第三板间连接器与第四板间连接器与第二底板连接器连接并用于并行信号传递；上述转接板为为3UVPX结构。本专利技术的有益效果是：1.一对多实现方式：基于PPC处理器的PCIE接口，通过外围接口芯片扩展6路PCIE总线接口和4路PCI总线接口。2.标准化接口设计：基于VPX3U架构设计，同等外形结构和信号定义兼容的设备均可在该设备上完成测试和试验。3.一体化设计：在该试验设备中同时实现PCIE和PCI接口，满足多总线接口设备的需求，实用性强。附图说明图1为本专利技术多总线架构设计示意图；图2为本专利技术设备转接板示意图；图3为本专利技术基于VPX的试验平台示意图；其中1-处理器、2-母板、3-第一板间连接器、4-第二板间连接器、5-第三板间连接器、6-第四板间连接器、7-第一底板连接器、8-第二底板连接器、9-第三底板连接器。具体实施方式参见图1-3，本专利技术是一种基于VPX的多总线试验平台系统，包括母板2、与母板2连接的处理器1和转接板组；母板2包括一个与处理连接的PCIE接口；还包括至少一个与转接板组连接的PCIE接口和至少一个与转接板组连接的PCI接口；转接板组包括至少一个转接板；转接板包括板间连接器组和底板连接器组；板间连接器组包括第一板间连接器3、第二板间连接器4、第三板间连接器5、第四板间连接器6；底板连接器组包括第一底板连接器7、第二底板连接器8、第三底板连接器9；第一板间连接器3与第一底板连接器7相互连接并用于高速串行信号传递；第二板间连接器4与第三底板连接器9相互连接并用于并行信号传递；第三板间连接5器与第四板间连接器6与第二底板连接器8连接并用于并行信号传递；转接板为为3UVPX结构。本方法通过下述步骤实现，其实现分为多总线架构设计、基于VPX结构的多总线接口混合设计两个部分,以6个PCIE总线接口和4个PCI总线接口的平台为例给出说明。1.多总线架构设计实现多总线的扩展，需通过不同的桥接芯片进行设计。嵌入式环境中PPC处理器自带高速PCIE串行接口，通过PCIE桥片进行PCIE接口扩展，如图1所示，处理器和PCIE桥片之间通过4线PCIE进行互联，通过PCIE桥片下行端口扩展7路4线PCIE接口，其中6路用于采用PCIE接口的设备，1路用于PCIE到PCI的桥接；另外为实现PCI总线的扩展，通过桥片扩展4路PCI接口，从而满足一对多的设备扩展使用要求；另外，如果需要使用其他的总线接口（如RapidIO），基于该总线架构，同样利用PPC处理器的RapidIO接口可进行扩展，从而达到多总线架构的设计需求。2.基于VPX架构的多总线接口混合设计VPX架构为标准工业结构，在嵌入式环境使用条件下，增加加固和散热等结构方面的设计考虑，可满足恶劣环境下的使用要求。多总线接口包含了高速串行总线和传统的并行总线，在VPX架构定义中，设计可同时支持高速串行信号和并行信号的连接器，支持了总线接口的混合设计。如图2所示，在J1上主要设计电源及高速信号，在J2和J3上主要设计并行信号。由于信号所占区域并不冲突，因此在同一个转接模块上即可实现多种总线的转接，到达统一设计的目的。在嵌入式设计中，基于PCIE接口和PCI接口的标准设备数量多，需要测试和试验的需求大，多总线接口混合设计满足了这些设备的使用要求。在标准PMC或XMC结构的使用中，可使用本设计中的混合接口设计。如图2所示，将PCIE接口（XP1）和PCI接口(XP2,XP3,XP4)均设计在同一个转接板上，对于不同的产品，根据自身的产品结构，可共用同样的转接板设计，极大地降低了设计难度，减少设计成本。如图3所示，基于VPX架构，将转接板设计为3UVPX结构，在母板上实现PCIE接口扩展和PCI接口扩展，一个机箱内可支持最多8个设备共同测试和试验。由于PCI接口的数量限制，单独进行PCI接口使用时，最多可支持4个设备。本文档来自技高网...

【技术保护点】
一种基于VPX的多总线试验平台系统，其特征在于：包括母板、与母板连接的处理器和转接板组；所述母板包括一个与处理连接的PCIE接口；还包括至少一个与转接板组连接的PCIE接口和至少一个与转接板组连接的PCI接口；所述转接板组包括至少一个转接板。

【技术特征摘要】
1.一种基于VPX的多总线试验平台系统，其特征在于：包括母板、与母板连接的处理器和转接板组；所述母板包括一个与处理连接的PCIE接口；还包括至少一个与转接板组连接的PCIE接口和至少一个与转接板组连接的PCI接口；所述转接板组包括至少一个转接板；所述转接板包括板间连接器组和底板连接器组；所述板间连接器组包括第一板间连接器、第二板间连接...

【专利技术属性】
技术研发人员：李键，黄韬，邓发俊，张利洲，冯晓东，雷宇宏，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：