一种总线多比特单独控制电路及其设计、控制方法技术

本发明专利技术提供一种总线多比特单独控制电路及其设计、控制方法。其中的一种总线多比特单独控制电路，包括逻辑运算电路、当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口，所述的当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口与逻辑运算电路连接；所述的逻辑运算电路用于在是否有效控制位使能时，在最终控制比特状态输出接口上输出端口控制位，在是否有效控制位去能时，在最终控制比特状态输出接口上输出当前控制比特状态。本发明专利技术的电路简单，设计容易，控制方便，可实现对总线端口的单独控制，解决现有总线控制复杂、效率低下的问题。

【技术实现步骤摘要】

本专利技术涉及芯片设计
，尤其涉及一种总线多比特单独控制电路及其设计、控制方法。
技术介绍
SOC芯片中的一些控制端口通过总线控制，每个bit都有独立意义，则每次总线操作会对所有的bit进行控制。而如果只希望控制其中的部分bit，只能先读取现有控制状态后再保持原有控制状态的情况下修改部分希望控制的bit。但是随着SOC芯片的复杂化，特别是多核系统中，有可能在读操作之后，写操作之前，目标控制状态会被别的处理器修改，这样写回去的控制信息就可能是错误的值。所以目前的方法通常是使用软件机制来保证在当前处理器对控制寄存器操作时，将这片地址区域锁定，不允许其他处理器进行访问，但是这种方式控制复杂，而且严重影响了系统软件效率。
技术实现思路
本专利技术要解决的技术问题，在于提供一种总线多比特单独控制电路及其设计、控制方法，解决现有SOC芯片的控制端口控制复杂、效率低下的问题。本专利技术是这样实现的：一种总线多比特单独控制电路，包括逻辑运算电路、当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口，所述的当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口与逻辑运算电路连接；所述的逻辑运算电路用于在是否有效控制位使能时，在最终控制比特状态输出接口上输出端口控制位，在是否有效控制位去能时，在最终控制比特状态输出接口上输出当前控制比特状态。进一步地，所述的是否有效控制位使能时的电平为高电平；进一步地，所述的逻辑运算电路包含反相器、第一与门、第二与门以及或门，所述的是否有效控制位输入接口与第二与门的一输入端、反相器的输入端连接，所述的端口控制位输入接口与第二与门的另一输入端连接，所述的反相器的输出端与第一与门的一输入端连接，所述第一与门的另一输入端与当前控制比特状态输入接口连接，所述的第一与门的输出端与或门的一输入端连接，所述的第二与门的输出端与或门的另一输入端连接，所述的或门的输出端与最终控制比特状态输出接口连接。以及本专利技术还提供一种总线多比特单独控制电路的设计方法，用于芯片设计，包括如下步骤：首先在控制数据中为控制数据中的端口控制位增加是否有效控制位；然后使用硬件逻辑电路，在接收到控制数据时，将控制数据中去能的是否有效控制位所对应的端口控制位替换为端口控制位所要控制的端口的当前状态，而后将控制数据发送到端口。进一步地，所述的是否有效控制位的位数与端口控制位的位数相同。进一步地，所述的控制数据的宽度为8位、16位、32位或64位。以及本专利技术还提供一种总线多比特单独控制电路的控制方法，用于控制包含上述的一种总线多比特单独控制电路，具体为发送控制数据，所述的控制数据包含有是否有效控制位，所述的是否有效控制位用于控制所述控制数据的端口控制位是否有效。进一步地，所述的是否有效控制位的位数与端口控制位的位数相同。进一步地，所述的控制数据的宽度为8位、16位、32位或64位。本专利技术具有如下优点：1、硬件实现，工作速度快；2、不需要地址空间锁定操作等软件干预，系统效率高；3、控制方法简单清晰，而且保证了操作的正确性。附图说明图1为本专利技术的控制电路的优选实施例的电路示意图。具体实施方式请参阅图1，为详细说明本专利技术的
技术实现思路
、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。如图1所示，本专利技术提供一种总线多比特单独控制电路，包括逻辑运算电路1、当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口，当前控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口与逻辑运算电路1连接。逻辑运算电路1用于在是否有效控制位使能时，在最终控制比特状态输出接口上输出端口控制位，在是否有效控制位去能时，在最终控制比特状态输出接口上输出当前控制比特状态。上述电路可应用在SOC芯片的总线控制的一个端口的控制中，当前控制比特状态输入接口与此端口的状态输出端连接，是否有效控制位输入接口、端口控制位输入接口与总线控制输入端连接，最终控制比特状态输出接口与此端口的控制端连接。用户在一次写操作时，如果不想控制这个端口，则在这个端口的是否有效控制位写入0（以使能时电平为高电平为例），端口控制位可为任意值，则本专利技术的逻辑运算电路1会检测到是否有效控制位是去能的，会在最终控制比特状态输出接口输出此端口的当前状态，即保持此端口的当前状态不改变，避免了软件去读取此端口的状态或是去锁定此端口的地址区域。逻辑运算电路1可以有多种实现方式，同时上述的是否有效控制位使能时的电平可以为高电平或低电平，当为高电平时，逻辑运算电路1可以具体为如图1所示：包含反相器10、第一与门11、第二与门12以及或门13，是否有效控制位输入接口与第二与门12的一输入端、反相器10的输入端连接，端口控制位输入接口与第二与门12的另一输入端连接，反相器10的输出端与第一与门11的一输入端连接，第一与门11的另一输入端与当前控制比特状态输入接口连接，第一与门11的输出端与或门13的一输入端连接，第二与门12的输出端与或门13的另一输入端连接，或门13的输出端与最终控制比特状态输出接口连接。上述具体电路中，当是否有效控制位为高电平时，或门13的输出端输出的是端口控制位的电平，当是否有效控制位为低电平时，或门13的输出端输出的是当前控制比特状态的电平。以及本专利技术还提供一种总线多比特单独控制电路的设计方法，用于芯片设计，包括如下步骤：首先在控制数据中为控制数据中的端口控制位增加是否有效控制位；然后使用硬件逻辑电路，在接收到控制数据时，将控制数据中去能的是否有效控制位所对应的端口控制位替换为端口控制位所要控制的端口的当前状态，而后将控制数据发送到端口。这里的硬件逻辑电路即可以由上述的总线多比特单独控制电路构成。具体应用时，是否有效控制位的位数可与端口控制位的位数相同，也可以不同。在芯片领域，常见的控制数据的宽度为8位、16位、32位或64位。下面以控制数据的宽度为32位，是否有效控制位的位数为高16位，端口控制位为低16位，控制数据的使能电平位高电平为例子对本设计方法进行说明。端口控制位为低16位，这16位的端口控制位可以控制16个端口，高16位的是否有效控制位用于控制低16位的端口控制位是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种总线多比特单独控制电路，其特征在于：包括逻辑运算电路、当前
控制比特状态输入接口、是否有效控制位输入接口、端口控制位输入接口以及
最终控制比特状态输出接口，所述的当前控制比特状态输入接口、是否有效控
制位输入接口、端口控制位输入接口以及最终控制比特状态输出接口与逻辑运
算电路连接；
所述的逻辑运算电路用于在是否有效控制位使能时，在最终控制比特状态
输出接口上输出端口控制位，在是否有效控制位去能时，在最终控制比特状态
输出接口上输出当前控制比特状态。
2.根据权利要求1所述的一种总线多比特单独控制电路，其特征在于：所
述的是否有效控制位使能时的电平为高电平。
3.根据权利要求1所述的一种总线多比特单独控制电路，其特征在于：所
述的逻辑运算电路包含反相器、第一与门、第二与门以及或门，所述的是否有
效控制位输入接口与第二与门的一输入端、反相器的输入端连接，所述的端口
控制位输入接口与第二与门的另一输入端连接，所述的反相器的输出端与第一
与门的一输入端连接，所述第一与门的另一输入端与当前控制比特状态输入接
口连接，所述的第一与门的输出端与或门的一输入端连接，所述的第二与门的
输出端与或门的另一输入端连接，所述的或门的输出端与最终控制比特状态输
出接口连...

【专利技术属性】
技术研发人员：廖裕民，
申请(专利权)人：福州瑞芯微电子有限公司，
类型：发明
国别省市：