本发明专利技术具有如下工序：第一图案形成工序(S13)，通过将由光致抗蚀剂膜构成的第一线部作为掩模对反射防止膜进行蚀刻来形成包括第二线部的图案；照射工序(S14)，对光致抗蚀剂膜照射电子；氧化硅膜成膜工序(S15)，形成氧化硅膜；回蚀工序(S16)，对氧化硅膜进行回蚀，使其作为第二线部的侧壁部残留；以及第二图案形成工序(S18)，通过对上述第二线部进行灰化来形成包括由氧化硅膜构成的、作为侧壁部而残留的第三线部的掩模图案。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
随着半导体装置的高集成化，制造エ艺中所要求的布线、分离带区域的尺寸倾向于微细化。通过光刻技术形成由光致抗蚀剂膜(以下称为“抗蚀剂膜”)构成的线部(Line)以规定的间隔排列而成的图案，将形成的图案用作掩模图案对被蚀刻膜进行蚀刻，由此形成这种微细的图案。关于最近的半导体装置的微细化，甚至要求尺寸为超过光刻技术的分辨率极限。 作为具有超过光刻技术的分辨率极限的尺寸的微细的掩膜图案的形成方法，存在一种所谓的双图案形成法。在双图案形成法中，分两个阶段形成图案，即第一图案形成エ序和在该第一图案形成エ序之后进行的第二图案形成エ序。关于双图案形成法，通过该以两个阶段形成图案来形成与用一次形成图案的方式形成掩模图案时相比具有更微细的线宽和空间宽度(space width)的掩模图案。另外，还已知如下ー种方法作为双图案形成法之一通过将在作为芯材的线部的两侧形成的侧壁部作为掩模进行使用的SWP(Side Wall Patterning :侧壁图案形成)法，来形成与包括作为芯材的原始线部的图案相比具有更微细的排列间隔的掩膜图案。关于该方法，首先形成抗蚀剂膜并形成线部排列而成的抗蚀剂图案，之后以均等地覆盖线部的表面的方式来形成氧化硅膜等。然后，进行回蚀使得仅在覆盖线部的侧面的侧壁部上残留氧化硅膜，之后去除线部，将残留的侧壁部即氧化硅膜作为掩模图案(例如，參照专利文献I)。通过这样，形成具有超过光刻技术的分辨率极限的尺寸的微细的掩模图案。专利文献I :日本特开2009-99938号公报
技术实现思路
_6] 专利技术要解决的问题另外，如上所述，在通过SWP方法来形成超过光刻技术的分辨率极限的微细的掩模图案的情况下，存在如下的问题。在上述掩模图案的形成方法中，当形成氧化硅膜或者对形成的氧化硅膜进行回蚀吋，构成芯材的抗蚀剂膜所形成的线部容易暴露于等离子体。暴露于等离子体的抗蚀剂膜与等离子体发生反应，因此线部的表面存在粗糙或者发生变形的情况，其结果是，有时线部的侧壁的平坦性劣化或者线部的线宽减小。如果线部的侧壁的平坦性劣化，则覆盖线部的侧面的氧化硅膜也不能平坦性良好地进行成膜，因此不能使由残留的侧壁部构成的掩模图案的形状均匀且精度优良。另外，当线部的线宽减小时，覆盖线部的侧面的侧壁部可能朝ー个方向倾斜、或者倒塌。在任何ー种情况下都不能均匀且高精度地形成侧壁部的形状，因此当将包括侧壁部的掩模图案作为掩模来进行下层的蚀刻时，不能使通过蚀刻形成的形状均匀且精度优良。本专利技术是鉴于上述问题而完成的，其提供如下一种在通过SWP方法形成更加微细的掩模图案的情况下，能够在将用于形成侧壁部的氧化硅膜进行成膜以及对该氧化硅膜进行回蚀时防止由抗蚀剂膜构成的芯材发生变形。用于解决问题的方案根据本专利技术的ー实施例，提供一种掩模图案的形成方 法，该方法包括以下エ序第ー图案形成エ序，通过将由隔着反射防止膜而形成在基板上的抗蚀剂膜构成的第一线部作为掩模对上述反射防止膜进行蚀刻，来形成包括第二线部的图案，该第二线部包括上述抗蚀剂膜和上述反射防止膜；照射エ序，对上述抗蚀剂膜照射电子；氧化硅膜成膜エ序，在上述第一图案形成エ序和上述照射エ序之后，以均等地覆盖上述第二线部的方式形成氧化硅膜；回蚀エ序，从上述第二线部的上部去除上述氧化硅膜，并且对上述氧化硅膜进行回蚀，以使该氧化硅膜作为第二线部的侧壁部残留；以及第ニ图案形成エ序，在上述回蚀エ序之后，通过对上述第二线部进行灰化，来形成包括第三线部的掩模图案，该第三线部由上述氧化硅膜构成并作为上述侧壁部而残留。专利技术的效果根据本专利技术，在通过SWP方法形成更加微细的掩模图案的情况下，能够在将用于形成侧壁部的氧化硅膜进行成膜以及对该氧化硅膜进行回蚀时防止由抗蚀剂膜构成的芯材发生变形。附图说明图I是表示第一实施方式所涉及的等离子体处理装置的概要截面图。图2是表示对等离子体处理装置的各部以及整个流程进行控制的控制部的一例的图。图3是用于说明第一实施方式所涉及的的流程图。图4A的(ar(c)是用于说明第一实施方式所涉及的的图，示意性地示出各エ序中的晶圆的状态。图4B的(dr(f)是继图4A之后，用于说明第一实施方式所涉及的的图，示意性地示出各エ序中的晶圆的状态。图4C的(gr(i)是继图4B之后，用于说明第一实施方式所涉及的的图，示意性地示出各エ序中的晶圆的状态。图5是用于说明在第一实施方式中，通过对线部照射电子所进行的改性处理的原理的示意图。图6是利用曲线图来表示电子被照射到抗蚀剂时的电子能量与电子侵入深度之间的通论关系的图。图7的(ar(c)示意性地表示利用以往的一直进行到回蚀エ序后的晶圆的截面图。图8是用于对第一实施方式所涉及的的其它例子的各エ序的过程进行说明的流程图。图9是示意性地表示设置有密部Al和疏部A2的晶圆的截面图。图10是表示第二实施方式所涉及的等离子体处理装置的概要截面图。具体实施例方式接着，结合附图对用于实施本专利技术的方式进行说明。(第一实施方式)參照图I 图9对本专利技术的第一实施方式所涉及的进行说明。首先，參照图I和图2对适于实施本专利技术的第一实施方式所涉及的的、本实施方式所涉及的等离子体处理装置进行说明。 当參照图I时，等离子体处理装置100构成为电容耦合型的等离子体蚀刻装置，例如具有铝或者不锈钢等金属制的圆筒型腔室(处理容器)10。腔室10接地。在腔室10内，例如载置作为被处理基板的半导体晶圆W(以下称为“晶圆W” )的圆板状的基座12作为下部电极被水平地配置。该基座12例如由铝构成，且被从腔室10的底部朝垂直上方延伸的绝缘性的筒状支承部14支承着。在沿着该筒状支承部14的外周从腔室10的底部朝垂直上方延伸的导电性的筒状支承部(内壁部)16与腔室10的侧壁之间形成有环状的排气通路18。在该排气通路18的入口处安装有环状的排气环(隔板)20，在排气通路18的底部设置有排气ロ 22。排气装置26经由排气管24与排气ロ 22相连接。排气装置26具有涡轮分子泵等真空泵，能够进行排气以至腔室10内的处理空间达到期望的真空度。在腔室10的侧壁安装有用于开闭晶圆W的输入输出口的闸阀28。高频电源30经由匹配器32和下部供电棒36与基座12电连接。高频电源30输出高频电力。该高频电カ具有有助于吸引离子的频率(通常为13.56MHz以下)，吸引离子是将离子吸引到基座12上的晶圆W。匹配器32能够对高频电源30与负载(主要是电扱、等离子体、腔室)之间的阻抗进行匹配，且自动地校正匹配阻抗。在基座12上载置有作为处理对象的晶圆W。基座12具有比晶圆W的直径大的直径。另外，在基座12上设置有包围被载置在基座12上的晶圆W的聚焦环(校正环)38。在基座12的上表面设置有用于吸附晶圆的静电卡盘40。在静电卡盘40的膜状或者板状的电介质中夹持有片状或者网格状的导电体。配置在腔室10的外部的直流电源42经由开关44和供电线46与该导电体电连接。能够通过由直流电源42施加的直流电压以库仑カ将晶圆W吸附保持在静电卡盘40上。在基座12上设置有温度分布调整部120。温度分布调整部120具有加热器121a、121b、加热器用电源122a、122b、温度计123a、123b以及制冷剂流路124a、124b。在基座12的内部的中心区本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：八重樫英民，五十岚义树，成重和树，武川贵仁，
申请(专利权)人：东京毅力科创株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。