用于3D集成的背侧虚设插塞制造技术

一种半导体结构包括嵌设在基板中的背侧虚设插塞。背侧虚设插塞可为导电结构以提高半导体结构的垂直导热性并使基板的贯通基板通路（TSV）中的信号不电耦合。背侧虚设插塞可包括空腔以允许基板中其他部件的体积变化，由此在半导体芯片的热循环和运行期间减小了基板中的机械应力。包括空腔的背侧虚设插塞可由绝缘材料或导电材料形成。本发明专利技术的结构可用于形成具有垂直芯片集成的三维结构，其中晶片间的导热性被提高了，通过TSV的信号间的串扰被减小了，并且/或者对TSV的机械应力被减小了。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及基板中包括背侧虚设插塞的半导体结构及其制造方法。
技术介绍
3D集成或芯片堆叠，是指组装两个或更多个半导体芯片以使设置成彼此物理接近的半导体芯片还彼此电连接的ー种方法。典型地，3D集成垂直进行，即ー个芯片放置在另ー个芯片的上面或下面。当两个芯片垂直接合在一起时，下芯片的顶表面上的一组导电接触结构与上芯片的底表面上的另ー组导电接触结构对齐。导电结构可形成在金属互连结构的侧部，或者它们可形成在形成有半导体器件的基板的侧部。3D集成可在成对的基板、基板与ー组芯片之间，或者在多对芯片之间进行。3D集 成提供了堆叠芯片之间的垂直信号通道，提供了宽的带宽来在堆叠芯片之间传输和接收电信号。垂直信号通道由贯通基板通路(TSV, through-substrate via)实现,该贯通基板通路为至少从基板中的半导体器件层的最上表面延伸到基板的背侧表面的通路。3D集成有效地減少了信号通道的长度，并允许在位于堆叠半导体芯片的各部分中的各种装置部件之间更快地传输电信号。TSV的次生效应给3D集成的好处带来了限制。这种限制例如由堆叠结构的整个运行寿命期间晶片间的导热性、TSV中信号间的串扰和T本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：SJ科伊斯特，刘菲，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：