垂直安装集成电路的方法技术

在电路板（300、700）或第二集成电路（706）上安装第一集成电路（102、500、704）的方法，该第一集成电路（102、500、704）形成在衬底（104）之上且具有背对衬底（104）的表面（119）以及与表面（119）基本正交的侧面（122、530、930），并包括耦接到电路（102、500、704）且形成在电介质材料（120、518）中的导电元件（116、117、118、522、524、526、528、528'、528"），该电路板或该第二集成电路包括接触点（304、306、314），该方法包括切割（1104）该第一集成电路以在侧面（222、630、1030）上暴露导电元件（116、117、118、522、524、526、528、528'、528"），以及通过对准暴露于该侧面的导电元件以产生电接触，将该第一集成电路安装（1108）在电路板或第二集成电路上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及集成电路封装方法和结构，更特别地，涉及垂直安装集成电路(诸如薄膜磁场传感器)的方法。
技术介绍
许多集成电路安装方法已经随时间而进化，包括，仅举几例，用于双列直插式封装(DIP)、引脚网格阵列(PGA)、球栅阵列(BGA)、无引线芯片载具(LCC)和小外形集成电路(SOIC)的安装方法。对集成电路进行封装有助于将集成电路安装在电路板上，与其它集成电路电隔离以及保护集成电路免于暴露到环境。集成电路包含多个电接触焊盘，电接触焊盘例如通过焊接在电接触焊盘与电路板上的引线之间的导线耦接到电路板上的引线。集成电路通常安装(水平地)得衬底邻近电路板，且被包封在塑料或陶瓷中。 特定集成电路执行的一些功能要求将集成电路安装得垂直于电路板(垂直地)。例如，感测磁场的集成电路要求三个垂直轴(X、I、Z方向)的感测。轴中的两个(X和y)可以通过对于每个轴将传感器(或多个传感器)水平安装在电路板上来被感测。第三轴(z )可以通过垂直地安装传感器(或多个传感器)来被感测。霍尔传感器一般响应于垂直于衬底表面的离面场分量，而薄膜磁致电阻传感器响应于面内施加的磁场。利用这些响应轴，小占用面积的三轴感测方案的开发通常包括多芯片模块，一个或更多芯片定位得彼此成直角。对于磁致电阻传感器，正交的面内分量可以通过精心的传感器设计来获得，但是离面响应一般通过利用电接触垂直地安装的第二芯片来获取，该电接触通过某些类型的垂直焊接来制成，诸如跨过正交接触的焊料回流。由于垂直焊接芯片的尺寸一般由接触焊盘的尺寸和节距支配，这样的技术导致所完成的封装的大垂直尺度，增加了管芯和装配成本，并使得芯片级封装变得困难和昂贵。由于磁传感器能利用磁隧道结技术以非常小的占用面积便宜地制造，所以封装和最终测试成为总体成本的显著贡献者。描述于美国专利7，494，920中的一种已知方法将集成电路安装在印刷电路板上且将集成电路上的焊盘耦接到印刷电路板上的引线。印刷电路板被切割以暴露印刷电路板中的通路。该结构被垂直安装，所暴露的通路接触另一印刷电路板上的接触点。然而，该垂直安装增加了器件的物理尺寸和制造复杂度。因此，需要改善的设计和制造工艺以用于直接在印刷电路板上或者直接在另一集成电路上垂直地安装集成电路。还需要三轴磁场传感器，其能高效且便宜地构造为在移动应用中使用的集成电路结构。还需要改善的磁场传感器和制造以克服本领域中的问题，诸如上面概述的问题。此外，本专利技术的其它期望特征和特性将从后面结合附图和本
技术介绍
的详细说明以及所附权利要求变得显然。
技术实现思路
一种将第一集成电路安装于电路板或第二集成电路之一上的方法，该第一集成电路形成于衬底之上且具有背对该衬底的表面以及与该表面基本正交的侧面，并包括耦接到电路且形成在电介质材料中的导电元件，电路板或第二集成电路的所述之一包括接触点，该方法包括切割该第一集成电路以在该侧面上暴露该导电元件，以及通过对准暴露在该侧面上的导电元件以产生与该接触点的电接触，将该第一集成电路安装在电路板或第二集成电路的所述之一上。附图说明在下文中将结合下面的附图来描述本专利技术，附图中相似的附图标记表示相似的元件，且图I是已知集成电路的横截面图；图2是根据第一示范性实施例，被切割以暴露接触焊盘的图I的集成电路的横截面图； 图3是已知电路板的俯视图；图4是根据第一示范性实施例，垂直安装在图3的电路板上的图2的集成电路的俯视图；图5是磁隧道结器件和多个接触焊盘的横截面图；图6是根据第一示范性实施例，被切割以暴露多个接触焊盘的图5的磁隧道结器件的横截面图；图7是具有设置于其上的第一、第二和第三集成电路的电路板的俯视图，第一和第三集成电路以已知方式安装，第二集成电路垂直地安装；图8是根据第一示范性实施例的图7的安装于第三集成电路上的第二集成电路的俯视图；图9是图5的磁隧道结器件和通路的横截面图；图10是根据第二示范性实施例，被切割以暴露多个通路的图9的磁隧道结器件的横截面图；以及图11是示范性实施例的步骤的流程图。具体实施例方式下面的具体实施方式本质上仅是示范性的且无意限制本专利技术或者本专利技术的应用和使用。此外，无意被前面的
、
技术介绍
、
技术实现思路
或者下面的具体实施方式中给出的任何明确的或者暗示的理论所束缚。 在这里教导的第一示范性实施例中，第一集成电路,例如展现隧穿磁致电阻的磁隧道结(MTJ)传感器，被切割以暴露耦接到第一集成电路的电路的至少一个导电焊盘的侧面。然后第一集成电路垂直安装在电路板或者第二集成电路上，使得第一集成电路的该至少一个暴露的导电焊盘接触电路板或第二集成电路上的至少一个接触点。焊料块在安装之前置于导电焊盘或接触点上且在安装之后被回流。在第二示范性实施例中，第一集成电路，例如MTJ传感器，被切割以暴露耦接到该传感器的多个通路。然后第一集成电路垂直安装在电路板或第二集成电路上，从而多个通路中的每个都唯一地耦接到电路板或第二集成电路上的至少一个接触点。焊料块在安装之前置于通路或接触点上且在安装之后被回流。这些示范性实施例简化了集成电路装配且提供小封装，消除了垂直芯片对键接导线的需要，消除了垂直芯片对90度焊接的需要，并使垂直芯片能用焊盘对焊盘块技术来焊接，该技术能采用比头两个选项更小的焊盘和更小的焊盘间距。对于具有多个焊盘的小芯片，诸如磁场感测电路，减小焊盘面积能显著减小总芯片面积和垂直芯片的总高度。垂直芯片可以直接焊接到另一芯片或印刷电路板上，最小化了封装占用的面积，并且该垂直芯片被预期具有比先前已知的方案更佳的垂直轴取向重复性。参照图I，第一示范性实施例包括形成在衬底104上的集成电路102。在集成电路102的制造期间，每个接连层顺序地沉积或者以其它方式形成，每个电路元件可以利用半导体工业已知的任何技术通过选择性沉积、光刻处理、蚀刻等来限定。虽然仅示出一个电路元件，即晶体管106，但是通常在单个集成电路中有数百或数千电路元件。晶体管106具有在漏极110和源极112之间间隔开的栅极108，它们都以公知方式设置在电介质层113上。源 极112通过导电线114耦接到焊盘116。另外的焊盘117和118耦接到集成电路102中另外的电路元件(未示出)。虽然焊盘116、117、118示为与电介质材料120的表面平齐，但是焊盘116、117、118可以替代地设置在电介质材料120内且与表面119间隔开。在示范性实施例中，电介质材料120可以是硅氧化物、硅氮化物(SiN)、硅氮氧化物(SiON)、聚酰亚胺、或者它们的组合。导电线114和焊盘116、117、118可以是铜、钽、钽氮化物、银、金、铝、钼、或者其它合适的导电材料。栅极108、漏极110和源极112可以包括前述导电材料中的任何一种。在集成电路102的制造期间，每个接连层顺序地沉积或者以其它方式形成，电路元件106可以利用半导体工业已知的任何技术通过选择性沉积、光刻处理、蚀刻等来限定。结构100的侧面122被切割(通常称为锯片法)以沿新侧面222 (见图2)暴露焊盘 116、117、118。参照图3，电路板300包括分别通过迹线308和310耦接到接触点304和306的第一集成电路302。第二集成电路312通过迹线316耦接到接触点314。结构200的侧面222 (图2)通过对准本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J·斯劳特，P·马瑟，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：