半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，在基底上形成介质层；在介质层上形成第一掩膜层，第一掩膜层具有暴露介质层表面的开口；以第一掩膜层为掩膜，对介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分介质层，当偏置功率源关闭时，在第一掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成具有凹槽和通孔的双大马士革结构。采用等离子体刻蚀，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，保护第一掩膜层的不会损伤或损伤的速率减小，提高介质层相对于第一掩膜层的刻蚀选择比。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及一种。
技术介绍
随着集成电路向亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，凹槽用于填充金属以形成金属互连结构，作为有源区与有源区之间，有源区与外界电路之间的连接的通道，由于其在器件结构组成中具有的重要作用，使得凹槽的形成工艺历来为本领域技术人员所重视。 图广图3为现有凹槽形成过程的结构示意图。参考图1，提供半导体衬底100，在所述半导体衬底上形成介质层101，所述介质层101为单层结构或多层堆叠结构，例如所述介质层101为氧化硅层的单层结构；在所述介质层101表面形成掩膜层102，所述掩膜层102具有暴露介质层101表面的开口 103，所述掩膜层102的材料为氮化钛。参考图2，采用等离子体刻蚀工艺，沿开口 103刻蚀所述介质层101，形成凹槽104，所述凹槽暴露半导体衬底100的表面，等离子体刻蚀采用的气体为CF4或C4F8。然而，在实际的生产发现，由于掩膜层102材料会存在一定的应力，因此掩膜层102的厚度较薄(小于100纳米)，进行等离子体刻蚀时，氟自由基会腐蚀掩膜层，使掩膜层会变薄或损伤(参考图3)，掩膜层的变薄或损伤，会降低介质层相对于掩膜层的刻蚀选择t匕，会造成刻蚀形成的凹槽的变形或桥接。更多关于凹槽的形成方法，请参考公开号为US2009/0224405A1的美国专利。
技术实现思路
本专利技术解决的问题是提高介质层相对于掩膜层的刻蚀选择比。为解决上述问题，本专利技术提供了一种，包括提供基底，在所述基底上形成介质层；在所述介质层上形成第一掩膜层，所述第一掩膜层具有暴露介质层表面的开口 ；以所述第一掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，当偏置功率源关闭时，在第一掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成具有凹槽和通孔的双大马士革结构。可选的，所述等离子体刻蚀采用的气体为CF4、C4F8, C4F6, CHF3> CH2F2, CO中的一种或几种。可选的，所述等离子体刻蚀采用的气体还包括O2和Ar。可选的，所述等离子体刻蚀的射频功率源功率为(T2000瓦，射频频率为6(Tl20兆赫兹，偏置功率源的功率为100 4000瓦，偏置频率为2 15兆赫兹，刻蚀腔压力为20 200毫托。可选的，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比保持不变。可选的，所述第一占空比的范围为10% 90%。可选的，所述进行等离子体刻蚀时，当射频功率源打开，电离刻蚀气体，所述偏置功率源滞后射频功率源一段时间打开。可选的，所述偏置功率源滞后打开的时间小于等于所述偏置功率源关闭的第二时间。可选的，所述射频功率源以脉冲的方式输出射频功率，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比值为第二占空比，等离子体刻蚀过程中，所述第二占空比保持不变。 可选的，所述射频功率源输出脉冲的频率等于偏置功率源输出脉冲的频率。可选的，所述射频功率源输出脉冲的频率和偏置功率源输出脉冲的频率小于等于50千赫兹。可选的，所述偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比。可选的，所述第一占空比范围为10% 80%，所述第二占空比范围为30% 90%。可选的，所述进行等离子体刻蚀时，当射频功率源打开，电离刻蚀气体，相对应的所述偏置功率源也打开。可选的，所述进行等离子体刻蚀时，当射频功率源打开，电离刻蚀气体，所述偏置功率源滞后射频功率源一段时间打开。可选的，所述偏置功率源滞后打开的时间小于等于所述射频功率源打开的第三时间。可选的,所述介质层的材料为低K介电材料或超低K介电材料,所述第一掩膜层的材料为氮化钛。可选的，所述介质层的厚度大于200纳米，所述第一掩膜层的厚度小于60纳米。可选的，所述双大马士革结构的形成过程为刻蚀所述第一掩膜层，形成暴露介质层表面的第一子开口 ；在第一掩膜层上形成光刻胶层，光刻胶层填充满所述第一子开口，图形化所述光刻胶层，形成第二子开口，第二子开口的位置与第一子开口的位置相对应，第二子开口暴露介质层表面，第二子开口的宽度小于第一子开口的宽度；沿第二子开口，采用等离子体刻蚀所述介质层，形成贯穿所述介质层的第一子通孔；去除所述图形化的光刻胶层；沿第二子开口，采用等离子体刻蚀部分所述介质层，形成第一子凹槽，所述第一子通孔和第一子凹槽构成双大马士革结构。可选的，所述介质层为多层堆叠结构，包括第一介质层、位于第一介质层表面的第二掩膜层、位于第二掩膜层表面的第二介质层，所述第二掩膜层中具有暴露第一介质层表面的第三子开口，第二介质层填充满所述第三子开口。可选的，所述第一介质层和第二介质层的材料为低K介电材料、超低K介电材料或氧化娃，所述第二掩膜层的材料为氮化娃、氮氧化娃、碳化娃或碳氮化娃，所述第一掩膜层的材料为光刻胶或无定形碳。可选的，所述双大马士革结构的形成过程为以第一掩膜层为掩膜，采用等离子体刻蚀所述第一介质层，形成第二子凹槽，第二子凹槽暴露第二掩膜层表面，第二子凹槽的位置与第三子开口的位置相对应，第一子凹槽的宽度大于第三子开口的宽度；沿第三子开口，采用等离子体刻蚀所述第二介质层，形成贯穿所述第二介质层的第二子通孔，所述第二子凹槽和第二子通孔构成凹槽。与现有技术相比，本专利技术技术方案具有以下优点等离子体刻蚀时，射频功率源打开电离刻蚀气体,形成等离子体,偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，当偏置功率源关闭时，在第一掩膜层表面形成聚合物，聚合物在后续刻蚀时，保护第一掩膜层不会受到损伤或者减小第一掩膜层损伤的速率，提高了介质层相对于第一掩膜层的刻蚀选择比。射频功率源连续的输出射频功率，偏置功率源以脉冲的方式输出脉冲功率，所述进行等离子体刻蚀时，当射频功率源打开，电离刻蚀气体，相对应的所述偏置功率源滞后射频功率源一段时间打开，即滞后的一段时间内，偏置功率源是关闭的，此时进行聚合物形成步骤；在一段时间后，偏置功率源打开，偏置功率源以正常的脉冲的方式输出偏置功率，在刻蚀步骤开始前，会先进行聚合物形成步骤，在第一掩膜层表面形成聚合物，从而在刻蚀一开始，保护第一掩膜层不会被刻蚀损伤。进行等离子体刻蚀时，射频功率源和偏置功率源以脉冲的方式输出射频功率和脉冲功率，射频功率源和偏置功率源脉冲的输出频率相等，相位相同，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，刻蚀步骤后部分，射频功率源是打开的，而偏置功率源提前关闭，因此部分聚合物会沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物形成步骤(聚合物进一步的沉积)，在第一掩膜层表面形成聚合物，加上刻蚀步骤中形成部分聚合物，使聚合物的厚度更厚，从而更好的保护第一掩膜层不会受到损害或被损害的速率减小，提高介质层相对于第一掩膜层的刻蚀选择比，并且聚合物的形成和刻蚀效果更佳。第本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底，在所述基底上形成介质层；在所述介质层上形成第一掩膜层，所述第一掩膜层具有暴露介质层表面的开口；以所述第一掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，当偏置功率源关闭时，在第一掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成具有凹槽和通孔的双大马士革结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：王兆祥，梁洁，邱达燕，
申请(专利权)人：中微半导体设备上海有限公司，
类型：发明
国别省市：