半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。成通孔时，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层不会受到损伤或损伤的速率减小，提高介质层相对于掩膜层的刻蚀选择比。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及一种。
技术介绍
随着集成电路向亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，通孔作为多层金属层间互连以及器件有源区与外界电路之间的连接的通道，由于其在器件结构组成中具有的重要作用，使得通孔的形成工艺历来为本领域技术人员所重视。图广图3为现有通孔形成过程的结构示意图。参考图1，提供半导体衬底100，在所述半导体衬底上形成介质层101，所述介质层 101为单层结构或多层堆叠结构，例如所述介质层101为氧化硅层的单层结构；在所述介质层101表面形成掩膜层102，所述掩膜层102具有暴露介质层101表面的开口 103，所述掩膜层102的材料为光刻胶。参考图2，采用等离子体刻蚀工艺，沿开口 103刻蚀所述介质层101，形成通孔104，所述通孔104暴露半导体衬底100的表面，等离子体刻蚀采用的气体为CF4或C4F8。然而，在实际的生产中发现，随着器件的尺寸的缩小，通孔的尺寸也随之缩小，尤其是采用现有的等离子体刻蚀工艺在形成具有高的深宽比的通孔时，随着刻蚀的进行，通孔内的气体交换越来越慢，因此需要加强偏置功率来增强气体的交换和通孔内的反应速率，偏置功率的增加，使得刻蚀时的高能量离子的物理轰击作用变强，掩膜层102会变薄或者损伤(参考图3)，掩膜层的变薄或损伤，会降低介质层相对于掩膜层的刻蚀选择比，会造成刻蚀形成的通孔的变形或者相邻通孔之间的桥接。更多关于通孔的形成方法，请参考公开号为US2009/0224405A1的美国专利。
技术实现思路
本专利技术解决的问题是提高介质层相对于掩膜层的刻蚀选择比。为解决上述问题，本专利技术提供了一种，包括提供基底，在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口，所述掩膜层材料为光刻胶或无定形碳；以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。可选的，所述介质层为氧化硅层、氮化硅层、碳化硅层的单层或多层的堆叠结构。可选的，所述等离子体刻蚀采用的气体为C4F8、C4F6, CHF3> CH2F2, CO中的一种或几种。可选的，所述等离子体刻蚀采用的气体还包括02和Ar。可选的，所述等离子体刻蚀的射频功率源功率为500 4000瓦，射频频率为60 120兆赫兹，偏置功率源功率为200(T8000瓦，偏置频率为2 15兆赫兹，刻蚀腔压力为2(T200晕托。可选的，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比保持不变。可选的，所述第一占空比的范围为10% 90%。可选的，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比逐渐减小，每个脉冲周期内第 一时间和第二时间之和保持不变。可选的，所述第一占空比从90%逐渐减小到10%。 可选的，所述射频功率源以脉冲的方式输出射频功率。可选的，所述偏置功率源输出脉冲的频率等于射频功率源输出脉冲的频率。可选的，所述偏置功率源和射频功率源输出脉冲的频率小于等于50千赫兹。可选的，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第二占空比等于第一占空比。可选的，所述第二占空比为10% 90%。可选的，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第一占空比小于第二占空比。可选的，所述第一占空比为第二占空比的40% 90%。可选的，所述第二占空比为30% 90%，第一占空比为10% 80%。可选的，所述形成的通孔的深宽比大于等于10:1。与现有技术相比，本专利技术技术方案具有以下优点采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀形成通孔时，偏置功率源以脉冲的方式输出偏置功率，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层不会受到损伤或损伤的速率减小，提高介质层相对于掩膜层的刻蚀选择比。进一步，采用偏置功率的第一占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于第一占空比的不断减小，一个刻蚀周期内，射频功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而在刻蚀形成通孔的同时，在掩膜层表面形成足量的聚合物。更进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，即在聚合物形成时，偏置功率源和射频功率源均关闭，腔体中刻蚀步骤残余的正离子受到的加速电场为0，形成的聚合物不会受到正离子的轰击而产生损耗，聚合物始终维持在一定的厚度，均匀性较好，从而保护掩膜层不会受到损害或被损害的速率减小。再进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，使得在每个刻蚀周期的刻蚀步骤的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物沉积步骤，能沉积更多的聚合物，从而保护掩膜层不会受到损害或被损害的速率减小。所述第一占空比为第二占空比的40% 90%，所述第二占空比为30% 90%，第一占空比为10% 80%，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。附图说明图广图3为现有通孔形成过程的结构示意图；·图4为本专利技术第一实施例的流程示意图；图5 图8为本专利技术第一实施例半导体结构的形成过程的剖面结构示意图；图9为本专利技术第一实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图；图10为本专利技术第二实施例的流程示意图；图11 图14为本专利技术第二实施例半导体结构的形成过程的剖面结构示意图；图15为本专利技术第二实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图；图16为第一占空比与刻蚀时间或刻蚀深度的关系示意图；图17为本专利技术第三实施例的流程示意图；图18 图21为本专利技术第三实施例半导体结构的形成过程的剖面结构示意图；图22为本专利技术第三实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图；图23为本专利技术第四实施例的流程示意图；图24 图27为本专利技术第四实施例半导体结构的形成过程的剖面结构示意图；图28为本专利技术第四实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图。具本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底，在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口，所述掩膜层材料为光刻胶或无定形碳；以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：王兆祥，梁洁，邱达燕，
申请(专利权)人：中微半导体设备上海有限公司，
类型：发明
国别省市：