形成锗硅沟道以及PMOS晶体管的方法技术

一种形成锗硅沟道以及PMOS晶体管的方法，形成PMOS晶体管的方法包括：提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，所述锗硅沟道的厚度为5～8nm；在所述锗硅沟道上依次形成栅介质层和栅极；对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。本技术方案利用锗等离子体对基底进行掺杂，在沟道区域形成锗硅沟道，利用锗硅的空穴高迁移率提高沟道区的形成提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及形成锗硅沟道以及PMOS晶体管的方法。
技术介绍
现有的半导体技术中，形成晶体管的方法一般为提供硅基底，在硅基底中形成阱区以及隔离结构；在硅基底表面上依次形成栅介质层和栅极；在栅介质层和栅极周围形成侧墙；以侧墙、栅介质和栅极为掩膜对硅基底进行离子注入形成源极和漏极，源极和漏极之间的阱区即为沟道区。随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。然而当器件的特征尺寸越来越小时，随之，源极和漏极之间的沟道区的长度也越来越短。当沟道区的长度减小到一定值时，会产生短沟道效应，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。现有技术中有许多形成晶体管的方法，可以克服短沟道效应，例如2005年8月22 日申请的申请号为“200510119980. 8”的中国专利公开的“晶体管及其制造方法”。·然而这些方法都不能从根本上克服短沟道效应，为了克服短沟道效应，促进半导体技术的发展，需要寻找一种新材料的沟道，其中锗硅(SiGe)和锗(Ge)材料由于具有高的空穴迁移率，通常是硅(Si)材料的空穴迁移率的6 25倍，因此如果将锗硅(SiGe)和锗 (Ge)材料作为沟道区的材料，就可以大大提高器件的性能。
技术实现思路
本专利技术的目的是提供一种形成锗硅沟道以及PMOS晶体管的方法，以提高器件的性能。为解决上述问题，本专利技术提供一种形成锗硅沟道的方法，包括提供基底，所述基底为娃基底或绝缘体上娃基底，所述基底上形成有浅沟槽隔尚结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。可选的，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。可选的，所述锗硅沟道的厚度为5 8nm。可选的，还包括在锗硅沟道上形成硅层，厚度范围3 5nm。可选的，所述锗等离子体的掺杂剂量为9 90E15atoms/cm2。可选的，所述硅基底或绝缘体上硅的晶面指数为(110)。可选的，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域包括在所述基底表面形成掩膜层；图形化所述掩膜层，暴露出所述有源区域；以所述图形化的掩膜层为掩膜，对所述基底的有源区域进行锗等离子体掺杂，在所述沟道区域形成锗硅沟道，在所述源极区域和漏极区域形成锗硅源极区域和锗硅漏极区域。本专利技术还提供一种形成PMOS晶体管的方法，包括利用以上所述的方法形成锗硅沟道； 在所述锗硅沟道上依次形成栅介质层和栅极；对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。可选的，形成栅介质层和栅极之后、形成源极和漏极之前还包括 对所述基底进行轻掺杂P型离子注入，形成轻掺杂源延伸区和轻掺杂漏延伸区， 所述轻掺杂源延伸区和轻掺杂漏延伸区位于锗硅沟道两侧、分别与源极区域和漏极区域相接。可选的，在形成轻掺杂源延伸区和轻掺杂漏延伸区之后，形成源极和漏极之前还包括在栅介质层和栅极周围形成侧墙。与现有技术相比，本专利技术具有以下优点本技术方案利用锗等离子体对基底进行掺杂，在沟道区域形成锗硅沟道，利用锗娃的空穴闻迁移率提闻沟道区的形成提闻器件的性能。附图说明图I是本专利技术具体实施例的形成PMOS晶体管的方法的流程图；图2a 图2e是本专利技术具体实施例的形成PMOS晶体管的方法的剖面结构示意图。具体实施例方式本专利技术具体实施方式的形成PMOS晶体管的方法，包括提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；对所述沟道区域进行锗等离子体掺杂(Ge plasma doping)形成锗硅沟道；对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。本专利技术利用锗等离子体掺杂方法形成锗硅沟道，利用锗娃材料具有闻的空穴迁移率的特点，将错娃(SiGe)材料作为沟道区的材料，就可以大大提高器件的性能。图I为本专利技术具体实施例的形成PMOS晶体管的方法的流程图，参考图1，本专利技术具体实施例的形成PMOS晶体管的方法包括步骤Sll,提供基底，所述基底为娃基底或绝缘体上娃基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；步骤S12，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道；步骤S13，在所述锗硅沟道上依次形成栅介质层和栅极；步骤S14，对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。图2a 图2e为本专利技术具体实施例的形成PMOS晶体管的方法的剖面结构示意图， 结合参考图I与图2a 图2e详细说明本专利技术具体实施例的形成PMOS晶体管的方法。结合参考图I和图2a，执行步骤S11，提供基底10，所述基底10为硅基底或绝缘体上硅基底，所述基底10上形成有隔离结构11，相邻的隔离结构11之间为有源区域12，所述有源区域包括源极区域121、漏极区域123以及沟道区域122。其中有源区域在之后的工艺中用来形成锗硅沟道以及源极和漏极。本专利技术具体实施例中，利用锗等离子体掺杂基底10 中的沟道区域122形成锗硅沟道，因此基底10的上层材料必须为硅材料，一般的，基底10 可以为硅基底或绝缘体上硅基底。并且，在本专利技术的具体实施例中，所述硅基底或绝缘体上硅的硅晶面指数为(110)，锗硅或锗相比硅有6 25倍增强的空穴迁移率，同时(110)面又2倍于(100)面的空穴迁移率，因此采用硅晶面指数为(110)的硅基底或绝缘体上硅基底更增强了 PMOS晶体管的性能。在本专利技术具体实施例中，隔离结构为浅沟槽隔离结构(STI)，其形成方法为提供基底10后，对基底10进行离子注入形成阱区，由于本专利技术形成的晶体管为PMOS晶体管，因此对基底10进行η型掺杂形成η型阱区。在形成阱区后，在基底10的表面上形成图形化的光刻胶层，该图形化的光刻胶层定义出隔离凹槽，之后，以图形化的光刻胶层为掩膜，对基底10进行刻蚀，形成隔离凹槽，最后灰化去除光刻胶。接着，利用化学气相沉积在隔离凹槽内沉积氧化物，且该氧化物填满隔离凹槽，之后对氧化物进行平坦化工艺，去除高出基底 10表面的氧化物，形成浅沟槽隔离结构。 在本专利技术的其他实施例中，隔离结构11也可以为硅局域氧化隔离结构(LOCOS)。结合参考图I、图2a和图2b，执行步骤S12，对所述沟道区域122进行锗等离子体掺杂形成锗硅沟道132，本专利技术具体实施例中，所述锗硅沟道132的厚度为5 8nm，该厚度是针对65nm节点的工艺。在本专利技术具体实施例中，还包括对所述源极区域121和漏极区域 123进行锗等离子体掺杂，形成锗硅源极区域131和锗硅漏极区域133。本专利技术具体实施例中，对所述沟道区域122进行锗等离子体掺杂形成锗硅沟道132，对所述源极区域121和漏极区域123进行锗等离子体掺杂，形成锗硅源极区域131和锗硅漏极区域133包括在所述基底10表面形成掩膜层，其中掩膜层可以为光刻胶，也可以为本领域技术人员公知的其他掩膜材料；图形化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成锗硅沟道的方法，其特征在于，包括 提供基底，所述基底为娃基底或绝缘体上娃基底，所述基底上形成有浅沟槽隔尚结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域； 对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。2.如权利要求I所述的形成锗硅沟道的方法，其特征在于，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。3.如权利要求I所述的形成锗硅沟道的方法，其特征在于，所述锗硅沟道的厚度为5 8nm04.如权利要求I所述的形成锗硅沟道的方法，其特征在于，还包括在锗硅沟道上形成硅层，厚度范围3 5nm。5.如权利要求I 4任一项所述的形成锗硅沟道的方法，其特征在于，所述锗等离子体的掺杂剂量为9 90E15atoms/cm2。6.如权利要求I所述的形成锗硅沟道的方法，其特征在于，所述硅基底或绝缘体上硅的晶面指数为(110)。7.如权利要求2所述的形成锗硅沟道的方法，其特征在于，对所述沟道区域进行锗等离子体掺杂形成锗...

【专利技术属性】
技术研发人员：吴兵，卢炯平，何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：