本发明专利技术公开了单片集成传感器装置及形成方法和形成其腔体结构的方法。实施例涉及MEMS装置，具体涉及单个晶片上的集成有相关电子器件的MEMS装置。实施例利用模块化工艺流程概念作为MEMS-first方法的一部分，从而能够利用新颖的腔体密封工艺。因此减少或消除了由于MEMS加工对电子器件的影响和潜在有害作用。同时，提供了高度灵活的解决方案，能够实施各种测量原理，包括电容式和压阻式。因此，各种传感器应用可具有改进的性能和质量，同时保持成本高效。
【技术实现步骤摘要】
本专利技术总体涉及微机电系统(MEMS)装置，更特别地，涉及单个晶片上的MEMS装置和电子器件(electrical device)。
技术介绍
MEMS装置(例如传感器)以及相关电子器件(例如专用集成电路(ASIC)) —般都设置在单独的芯片上，因为两者的制造工艺彼此不兼容。例如，在现代CMOS技术中，关键的是要避免高温以保护掺杂分布，而在电子器件的制造过程中，可能需要高温步骤。双芯片解决方案存在许多缺点，例如，包装更复杂和昂贵的封装，以及无法实施要求对非常小的信号进行处理的应用。 近来开发了所谓的“MEMS first”的工艺，用于将MEMS与电子器件集成在单个芯片上。但是，这种工艺仍然存在缺陷和不足，仍有改进余地。因此，需要能够使MEMS和电子器件设置在单个晶片上的改进系统和方法。
技术实现思路
实施例涉及单片集成MEMS传感器装置和电子器件以及相关的方法。在一个实施例中，方法包括通过以下步骤在衬底上形成微机电系统(MEMS)装置在衬底上形成牺牲层，在牺牲层上沉积第一硅层，所述第一硅层具有至少一个释放孔，通过所述至少一个释放孔在牺牲层内形成腔体，并且通过沉积第二硅层而密封腔体；以及在衬底上形成电子器件。在一个实施例中，单片集成传感器装置包括形成于衬底上的微机电系统(MEMS)传感器，所述MEMS传感器包括通过至少一个释放孔形成于牺牲层内并由硅层密封的腔体；以及形成于衬底上的电子器件。在一个实施例中，方法包括获得娃衬底；在娃衬底上形成植入层；在植入层上图案化一单晶牺牲层；在牺牲层上沉积第一硅层，所述第一硅层具有至少一个释放孔；通过释放孔蚀刻牺牲层，以形成腔体；以及通过在第一硅层上沉积第二硅层而密封腔体。附图说明根据下文结合附图对本专利技术各个实施例的详细说明，可更完整地理解本专利技术，附图中图IA至图IE示出根据一个实施例的集成有电子器件的电容式MEMS装置的制造步骤。图2A至图2D示出根据一个实施例的集成有电子器件的电容式MEMS装置的制造步骤。图3示出根据一个实施例的集成有电子器件的压阻式MEMS装置。图4A至图4G示出根据一个实施例的集成有电子器件的电容式MEMS装置的制造步骤。图5示出根据一个实施例的集成有电子器件的压阻式MEMS装置。可对本专利技术进行各种修改且本专利技术可具有替代形式，但其特定实施例在附图中以示例的形式示出并将详细说明。但是，应理解的是，其目的并不是将本专利技术限制于所述的特定实施例。相反，本专利技术旨在覆盖落在由所附权利要求定义的本专利技术的精神和范围内的所有修改、等同形式和替代形式。具体实施例方式实施例涉及MEMS装置，特别涉及在单个晶片上集成有相关电子器件的MEMS装置。实施例利用模块化工艺流程概念作为MEMS-first方法的一部分，能够利用新颖的腔体密封工艺。因此减少或消除了由于MEMS加工对电子器件的影响和潜在有害作用。同时，提供 了高度灵活的解决方案，能够实施各种测量原理，包括电容式和压阻式。因此，各种传感器应用可具有改进的性能和质量，同时保持成本高效。图I示出具有局部牺牲层(例如氧化物)的电容式MEMS装置100的制造步骤。图IA示出具有植入层104的硅衬底102。在一个实施例中，衬底102为p型衬底，并且层104为η型植入层，从而形成pn结。层104上形成有图案化的牺牲层106。在一个实施例中，牺牲层106包括氧化物。在图IB中，沉积硅层108，例如，通过一个实施例中的外延生长进行沉积。硅层108包括释放孔110，穿过所述释放孔通过牺牲层蚀刻而形成腔体112。在实施例中，腔体112为约50纳米(nm)至约IOOnm高(相对于页面上附图的方向)。沉积并蚀刻可选的腔体钝化层114，例如氧化硅或氮化硅，以有助于随后的腔体密封。在图IC中，通过外延生长而沉积的硅层116来密封腔体112。如果在实施例中设置有可选的腔体钝化层114，可有助于防止硅在一定工艺条件下在腔体112中生长。如图IC所示，结果是，多晶硅密封膜116位于腔体112的顶部上，其余的牺牲层108和单晶硅118位于衬底102的表面的其他区域上。在图ID中，由于邻近膜结构116而形成的单晶硅，所以可在普通的CMOS或BICMOS工艺中在同一晶片102上加工电子器件，例如MOS晶体管120。可通过隔离槽122实现横向电隔离，并且可通过接触结构124实现与顶部和底部电极的电接触。在图IE中，可用金属间氧化物126、电触点128和金属喷镀层(metallization) 130进行普通晶片精加工工艺。在传感器释放132和钝化134之后，在同一晶片102上形成邻近电子器件(例如晶体管120)的电容式传感器装置136，例如一个实施例中的压力传感器。在其他实施例中，传感器装置136可包括另一种传感器技术，例如压阻式传感器，并且晶体管120可包括某些其他电子器件。虽然图I为单片集成传感器技术的一个示例，但该概念也具有灵活性，在特定应用中，如果需要或要求，可制造没有电子器件的离散传感器装置。图2示出具有局部单晶牺牲层(例如实施例中的硅锗(SiGe)或掺杂硅)的电容式MEMS装置200的制造步骤。在图2A中，硅衬底202具有植入层204。在一个实施例中，衬底202为P型衬底，并且层204为η型，从而形成垂直的pn结。在层204上图案化形成单晶牺牲层206。牺牲层206可包括掺杂类型或掺杂浓度不同于层206界面处的娃材料204的SiGe或掺杂硅。参照图2B，牺牲层206的单晶特性允许邻近牺牲层206且在其顶部上通过外延生长形成单晶层208。一部分牺牲层206通过释放孔210去除，以形成腔体212。该工艺程序的实施例在DE 19700290中进行了说明，其整体结合于此作为参考。在实施例中，腔体212为约50nm至约IOOnm高(相对于页面上附图的方向)。参照图2C，对腔体212和释放孔210填充用于隔离的填充材料214，例如氧化物，并从晶片表面上去除。通过形成于其余牺牲层206上的释放孔216，通过另一次牺牲层蚀刻而形成腔体218。在晶片表面上沉积并蚀刻可选的腔体钝化层220，例如氧化硅或氮化硅，以有助于随后的腔体密封。参照图2D，通过外延生长而沉积的硅层222来密封腔体218。腔体钝化层220可有助于避免硅在一定工艺条件下在腔体218内生长。结果是，单晶硅密封膜224位于腔体218的顶部上，单晶硅226位于晶片表面的其他区域上。由于设置了所述单晶硅226，所以可在普通CMOS或BICMOS工艺中在同一晶片202 上形成电子器件，例如MOS晶体管228。可通过隔离槽230提供横向电隔离，通过接触结构232提供与电容式传感器装置的底部和顶部电极的电接触。可用金属间氧化物234、电触点236和金属喷镀层238进行普通晶片精加工工艺。在传感器释放240和钝化242之后，在同一晶片202上形成电容式传感器装置244 (例如压力传感器)与电子器件(例如晶体管228)。在其他实施例中，传感器装置244可包括另一种传感器技术，并且晶体管228可包括某些其他电子器件。如同图1，虽然图2为单片集成传感器技术的一个示例，但该概念也具有灵活性，在特定应用中，如果需要或要求，可制造没有电子器件的离散传感器装置。图3示出具有单晶牺牲层(例如实施例中的硅锗(SiGe)本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.22 US 13/032,3341.一种形成单片集成传感器装置的方法，包括 通过以下步骤在衬底上形成微机电系统装置在所述衬底上形成牺牲层；在所述牺牲层上沉积第一硅层，所述第一硅层包括至少一个释放孔；通过所述至少一个释放孔在所述牺牲层内形成腔体；并且通过沉积第二硅层而密封所述腔体；以及在所述衬底上形成电子器件。2.根据权利要求I所述的方法，进一步包括在所述腔体中沉积腔体钝化层。3.根据权利要求I所述的方法，其中，形成所述牺牲层的步骤包括图案化所述牺牲层。4.根据权利要求I所述的方法，其中，形成所述牺牲层的步骤包括形成单晶牺牲层。5.根据权利要求I所述的方法，其中，形成所述电子器件的步骤进一步包括利用所述单晶牺牲层。6.根据权利要求I所述的方法，其中，密封所述腔体的步骤进一步包括沉积包括单晶硅的第二硅层。7.根据权利要求I所述的方法，其中，形成微机电系统装置的步骤包括形成传感器装置。8.根据权利要求7所述的方法，其中，形成传感器装置的步骤包括形成电容式传感器装置或压阻式传感器装置的至少其中之一。9.根据权利要求I所述的方法，其中，形成电子器件的步骤包括形成至少一个晶体管。10.根据权利要求I所述的方法，其中，形成电子器件的步骤包括利用CMOS或BICMOS工艺的其中之一。11.根据权利要求I所述的方法，其中，形成微机电系统装置的步骤进一步包括通过至少一个释放孔填充所述腔体的一部分。12.根据权利要求I所述的方法，进一步包括在所述微机电系统装置与所述电子器件之间形成隔离槽。13.一种单片集成传感器装置，包括 形成于衬底上的微机电系统传感器，所述...
【专利技术属性】
技术研发人员：斯特凡·科尔贝，克莱门斯·普鲁格尔，伯恩哈德·温克勒，安德烈亚斯·桑克尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。