一种对微机电制程或与半导体制程完成的微加工组件进行封装的方法，主要是利用蚀刻技术在微结构传感器芯片，简称第一芯片，其微加工组件四周制作围绕型沟渠，此沟渠的底部为金属层，因此可容纳与接合覆晶封装所需的焊锡。利用系统电路载台的芯片，简称第二芯片，制作对应于第一芯片的围绕型导柱凸块，将第一芯片的围绕型沟渠与第二芯片的围绕型导柱凸块互相对准，加热接合，形成一中空的封闭空间，以容许第一芯片的微加工组件有活动的空间。另对于含有功能区块的第二芯片，则可进一步提供连接两芯片之间讯号或电力所需的导柱凸块。
【技术实现步骤摘要】
本专利技术系ー种有关微加工组件的通用封装方式，其目的系在发展一晶圆级低成本新型微加工组件封装技木；可用于加速度计、陀螺仪、压カ计、麦克风、红外线等微感测组件，以及微型开关等微致动组件上。背景技木在本说明书中有关的名词先行定义如下微加工组件与微机电组件为同义辞；密封墙(Seal Wall)与围绕型导柱凸块为同义辞； 目前在微机电组件的封装方式可分成两部分第一部分为零级封装(0-levelpackaging)，通常是利用不具有功能的封盖，例如空白的硅、玻璃、陶瓷等芯片，将微机电组件加以密封。该封盖其底部与微机电组件周围的接合处常使用高分子材料，如有机高分子材料-苯并环丁烯(Benzocyclobutane,BCB)、或金、玻璃熔块(glass frit)等，因为所使用的黏着层厚度多半在三到四微米以下，所以无法提供足够空间给微机电组件运动之用。最常见的解决方式，是使用蚀刻技术将封盖挖出凹穴，使凹穴成为封装后提供给微机电组件运动之用的主要空间。利用苯并环丁烯(Benzocyclobutane,BCB)来完成封装工作,乃藉由高温(<2う090的加热方式，将含藏于内的溶剂挥发，并逐渐产生塑形硬化，接着封盖与微机电组件芯片即能因此紧密连结，甚至可形成保护空腔(Cavity)。此种封装方式的优点在于，技术人员可以利用光罩定义的技术，先将尚未产生塑形硬化的BCB予以刻版蚀刻，因此在区域选择上较为简易，另外在的高温环境下，一般集成电路的铝金属特性并不会遭受破坏，这对整体制程而言，亦具有良好的兼容性，而BCB本身因为具有良好的接合强度、极低的介电损耗(Dielectric Loss),以及较佳的高阻值特性,故目前该项封装技术已应用于微机电领域之中。其缺点是密封性无法相当可靠，并且在填胶过程中容易发生崩塌现象，而影响到传感器组件以及封装后真空度。此外在塑化过程中会有挥发性气体产生，对感测组件本身后续的量测结果会有影响。另外因为黏着剂本身不导电，仅适合连接无电路功能的封盖，因其不能提供电气连接功能。其它的封装方式包含(a)共晶接合。(b)玻璃熔块接合。这两种接合都必须透过高温及高压的制程来进行，因此对结构较脆弱微加工组件容易造成结构损伤，降低整体良率。此外通常此设备皆价格昂贵，因此在量产上会有一定的困难度。另外因为制程的特性，仅适合连接无电路功能的封盖，因其不能提供电气连接功能。第二部分微机电组件与电路的结合，也称一级封装(1-level packaging),可以是利用打线与另一讯号处理电路IC结合在一电路板上，或是利用覆晶与另ー讯号处理电路IC结合之后，再用打线与其它组件结合于电路板上，或是进ー步对讯号处理电路IC进行娃贯穿制程(TSV, through silicon via),利用其底部的锡球直接与电路板结合,而省去打线的需要。一般而言，为求缩小最终产品的面积与体积，利用覆晶的封装方式为长期的趋势。另外，也有CM0S-MEMS的制作方式，乃是将微机电组件与CMOS讯号处理电路以SOC的方式作在一起，为了使封装的可靠度增加，可以使用另一封盖，将电路与封好盖的微机电组件加以完整封装，这样的二次封装不但成本高，而且不易使用晶圆级方式进行封装，也就是不能使用一次封装方式直接完成。本专利技术方法系利用一创新的方法，一次直接完成上述的零级与ー级封装，以双层铜导柱(copper pillar)达成足够的强度，不易随着使用温度或回焊温度而使得封盖崩塌，铜导柱的宽度可使用五十微米以下，高度则在50-100微米之间，其上方则电镀含锡的合金。铜导柱凸块比传统锡铅凸块制程提供如较高互连导线密度、较高的可靠度、改善的电性和散热特性，以及降低铅或无铅…等优点。锡铅凸块制程在锡铅加热回焊(reflow)过程中会崩毁(collapse)，而铜导柱凸块则会保持在x，y和z轴三方面的形状。因此本专利技术具有下列的优点I.藉由围绕型铜导柱凸块不但提供封装用途，也可提供微机电组件所需的工作空间或腔体之功能。2.在封装的过程中，因铜柱凸块的机械强度高，因此可避免崩毁(collapse)，不会造成组件的损伤。 3.当感测组件越做越小，对于封装体积、气密度的需求越来越严苛。在过程中配合焊锡与铜导柱可以有效解决因共面度不均所造成的气密度不佳。4.铜导柱具有良好的导电能力与导热性，因此在未来结合微控制器，除可以当作讯号联结用，并且能够有效解决散热，避免过热破坏感测组件。
技术实现思路
基于解决以上所述习知技艺的缺失，本专利技术系提出ー种新型微机电组件封装方式。其主要利用在各种微加工组件的封装上；在以CMOS制程制作感测组件吋，同时制作出因应封装需求密封环(Seal Ring)及讯号焊垫(Pad);然后利用微电铸与研磨制程在基板上制作密封用的密封墙(Seal Wall)及连接传感器讯号及电カ联结所需铜导柱凸块。下ー步透过覆晶接合技术将两者结合在一起；最后再以表面黏着技术(Surface MountTechnology)完成最后传感器组件封装。实施方式本专利技术目的系在发展ー以Flip Chip-on-Board为目的的低成本新型传感器封装技木。在这里我们因应封装需求，在加传感器芯片四周开出ー环绕的密封环(Seal Ring)及讯号焊垫(Pad);然后在基板上制作出连接传感器讯号及电カ联结所需的铜导柱凸块，并制作出作为芯片密封用的密封墙或称围绕型导柱凸块。下一歩透过覆晶接合技术将两者结合在一起；最后再以表面黏着技术(Surface Mount Technology)完成最后传感器组件封装。导柱凸块及围绕型导柱凸块制造流程，主要包含UBM的溅镀、第一层厚膜光阻的涂布、第一层曝光与显影、电铸第一层铜导柱、第一层铜导柱研磨、第二层厚膜光阻的涂布、第二层曝光与显影、电镀第二层焊锡(Solder)凸块、第二层焊锡(Solder)凸块研磨、光阻去除、UBM去除等步骤。焊锡可为有铅与无铅的锡合金。为进一歩对本专利技术有更深入的说明，乃藉由实施例对本专利技术进行详细说明，冀能对贵审查委员于审查工作有所帮助。附图说明图I :不与环境接触式传感器封装流程2 :需与环境接触式传感器封装流程3 :硅贯孔技术传感器封装流程图主要组件符号说明I CMOS-MEMS Chip2密封环3讯号焊垫4 载台5 基板6测试电路7铜导柱凸块8密封墙9打线用的焊垫10中介层11讯号线12锡球数组13 塑料14密封环15密封墙16通气孔17硅贯孔技术18锡球或凸块具体实施方式实施例一兹配合下列之图式说明本专利技术之详细结构，及其连结关系，以利于贵审委做一了解。请參阅图I所示，其为ー不与环境接触式微机电组件封装流程示意图；本专利技术将可依此方法用以封装加速度计、陀螺仪、绝对压カ计、高度计等感测组件，或需要真空密封的致动器如微型开关等；整个制程详细说明如下此处需要注意，下列说明虽然以芯片为主，但事实上是可以晶圆级方式进行。步骤ー微机电组件设计与制作透过半导体标准制程，例如台积电TSMC 0. 35制程，配合微机电后制程制作CMOS微机电芯片(CMOS-MEMS Chip) 1，简称第一芯片，并在芯片设计上加上必需密封环(SealRing) 2及讯号焊垫(Pad) 3 ;如图1(a)所示。密封环(Seal Ring) 2是利用蚀刻技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种对微机电制程或与半导体制程完成的微加工组件进行封装的方法，主要是 在具有微加工组件的芯片，简称第一芯片，利用蚀刻技术在微加工组件四周制作围绕型沟渠，此沟渠底部为金属层，因此可接合并容纳覆晶封装所需的焊锡，同时也制作数个连接微加工组件的焊垫，俾便讯号或电カ的输出入，该焊垫可设于围绕型沟渠之内或之外； 在具有载台功能的芯片，简称第二芯片，制作对应于第一芯片的围绕型导柱凸块，同时也制作连接第一芯片所需讯号或电カ之焊垫的数个到数十个导柱凸块； 将第一芯片的围绕型沟渠与第二芯片的围绕型导柱凸块互相对准，以覆晶封装方式进行加热接合，形成一中空的封闭空间，以容许第一芯片的微加工组件有活动的空间。2.如申请专利范围第I项所述之方法，其中的导柱凸块至少为双层结构，底层为铜导柱，上层为覆晶封装所需的焊錫。3.如申请专利范围第I项所述之方法，其中的第一芯片与第二芯片至少其中之一，进ー步包含驱动微加工组件结构所需的功率放大电路。4.如申请专利范围第I项所述之方法，其中的第一芯片与第二芯片至少其中之一，进一歩包含感测微加工组件所需的讯号放大电路。5.如申请专利范围第I项所述之方法，其中的围绕型导柱，其结构可依设计者需求制作所需样式制作，如方形、圆形、六角形、八角形等。6.如申请专利范围第I项所述之方法，其中的围绕型导柱为无缺ロ的密封墙或有缺ロ的不密封墙结构。7.如申...
【专利技术属性】
技术研发人员：张鸿铭，黄荣堂，林铭哲，许后竣，
申请(专利权)人：永春至善体育用品有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。