一种鳍型场效应晶体管的制备方法技术

本发明专利技术公开了一种鳍型场效应晶体管的制造方法，包括：在半导体衬底上形成Ω形鳍片；在所述Ω形鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的Ω形鳍片中形成源/漏结构；金属化。其中，除所述Ω形鳍片底部通过较窄的硅条与半导体衬底相连以外，其余栅堆叠结构部分与半导体衬底之间通过隔离介质层隔离开。本发明专利技术消除了SOI器件存在的自加热效应和浮体效应，具有更低的成本；克服了一般体硅鳍型场效应晶体管(Bulk?FinFET)泄漏电流大的缺点，具有更好的短沟道效应(SCE)特性；与CMOS平面工艺的良好兼容，易于集成。

【技术实现步骤摘要】

本专利技术属于半导体
，尤其涉及一种体硅鳍型场效应晶体管的制备方法。
技术介绍
随着集成电路产业按照Moore定律持续向前发展，CMOS器件的特征尺寸持续缩小，平面体硅CMOS结构器件遇到了严峻的挑战。为了克服这些问题，各种新结构器件应运而生。在众多新结构器件中，鳍型场效应晶体管(FinFET)被认为是最有可能替代平面体硅CMOS器件的新结构器件之一，成为国际研究的热点。FinFET结构器件初期主要制备在SOI衬底上，エ艺较体硅衬底而言较为简単。但是SOI FinFET存在制备成本高，散热性差，存在浮体效应和自加热效应等缺点。为了克服SOI FinFET存在的问题，研究人员开始研究采用体硅衬底来制备FinFET器件，即 BulkFinFET。基于Bulk FinFET的DRAM、SRAM等产品已经取得了应用。但是一般的BulkFinFET结构器件较SOI FinFET器件而言仍然具有以下缺点SCE效应抑制效果不十分理想；沟道底部的鳍片内仍然会形成泄漏电流路径造成泄漏电流较大。为了克服以上问题，推动FinFET结构器件尽快获得应用，需要进ー步开展这方面的研究工作。这对于FinFET结构器件的应用以及半导体产业的发展具有重要意义。
技术实现思路
本专利技术目的在于提供ー种新的、易于集成的、与平面CMOSエ艺兼容性好的体硅鳍型场效应晶体管的制备方法，能够克服SOIFinFET和一般Bulk FinFET器件的缺点。为了实现上述目的，本专利技术的主要步骤包括在半导体衬底上形成Ω形鳍片；在所述Ω形鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的Ω形鳍片中形成源/漏结构；金属化。其中，除所述Ω形鳍片底部通过较窄的硅条与半导体衬底相连以外，其余栅堆叠结构部分与半导体衬底之间通过隔离介质层隔离开。优选地，在半导体衬底上形成Ω形鳍片的步骤包括在半导体衬底上形成介质层；刻蚀所述介质层及半导体衬底以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片；在所述鳍片的侧壁形成侧墙；进一步刻蚀所述凹槽及鳍片底部的半导体衬底形成Ω形鳍片；在所述Ω形鳍片的下方和凹槽的底部形成隔离介质层。优选地,所述介质层包括Si02、TEOS或Si3N4。优选地，所述鳍片的宽度为10_60nm。优选地，所述在鳍片的侧壁形成侧墙的步骤包括在所述半导体衬底上形成第二介质层；刻蚀所述第二介质层以形成侧墙。优选地，所述刻蚀凹槽及鳍片底部的半导体衬底形成Ω形鳍片的步骤包括采用各向同性的刻蚀方法进ー步刻蚀所述凹槽以使所述凹槽进ー步延伸到所述半导体衬底中，同时凹槽向鳍片底部延伸，控制刻蚀エ艺以保证在鳍片底部仍保留一部分衬底不被刻蚀，在鳍片底部形成一部分较窄的硅条，最終形成Ω形鳍片。优选地，所述隔离介质层包括填充介质层，所述在所述Ω形鳍片和凹槽的下方的形成隔离介质层的步骤包括在半导体衬底上形成填充介质层；进ー步CMP和回刻填充介质层将Ω形鳍片完全露出，在凹槽的底部留有ー层填充介质层形成隔离介质层；所述隔离介质层的厚度为50-300nm。优选地，所述Ω形鳍片的顶部和侧面形成栅堆叠结构的步骤包括在Ω形鳍片的顶部和侧面形成栅介质层和栅电极材料；光刻、刻蚀形成栅电极堆叠结构；在本专利技术的优选实施例中，在所述栅堆叠结构两侧的Ω形鳍片中形成源/漏结构之前，所述方法进ー步包括进行倾角离子注入和低能离子注入，以在所述Ω形鳍片中形成源/漏延伸区。优选地，所述在栅堆叠结构两侧的Ω形鳍片中形成源/漏结构步骤包括在Ω形 鳍片的两侧形成侧墙；离子注入并激活形成源漏掺杂区；形成源漏硅化物。在本专利技术的优选实施例，所述半导体衬底为体硅衬底。从上述技术方案可以看出，本专利技术有以下有益效果I、本专利技术提供的这种制备鳍型结构器件的方法，在体硅衬底上实现了鳍型场效应晶体管器件的制备，克服了 SOI FinFET器件存在的自加热效应和浮体效应，降低了制备成本；2、本专利技术提供的这种制备鳍型结构器件的方法，克服了一般Bulk FinFET器件存在的泄漏电流大，抑制SCE效应能力不十分理想等缺点；3、本专利技术提供的这种制备鳍型结构器件的方法，制备エ艺简单可行，易于集成，与平面CMOSエ艺兼容性好；可以避免采用SOI器件所采用源漏选择性外延等方法来降低源漏的串连电阻，有利于进一歩降低对设备的依赖性，易于实现。附图说明通过以下參照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中图1-9示出了根据本专利技术实施例的方法制备环栅场效应晶体管的流程中对应的各结构剖面图；附图标记说明101，Si衬底;102，STI隔离；103，介质层;104，凹槽结构;105，鳍片;106，侧墙；107，填充介质层；108，栅介质层；109，栅电极；110，源/漏延伸区；111，栅侧墙；112，源漏掺杂区；113，源漏硅化物。应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本专利技术范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。具体实施例方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。在附图中示出了根据本专利技术实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。图I 9详细示出了根据本专利技术实施例制备鳍片结构的各步骤对应的结构剖面图。以下，将參照这些附图来对根据本专利技术实施例的各个步骤予以详细说明。首先參考图1，在半导体衬底101上形成浅沟槽隔离(STI，Shallow TrenchIsolation) 102。具体地，所述半导体衬底101可以是半导体制造领域中常用的衬底材料，对于本专利技术的实施例，优选采用体Si衬底。接着如图2所示，在半导体衬底101上形成介质层103。所述介质层103可以包括Si02、TE0S、Si3N4或其他介质材料，在本专利技术的实施例中优选为SiO2，可以通过热生长形成，厚度约为30-70nm，该介质层103可以在后续的刻蚀过程中能够有效地保护后续形成的鳍片。图3A示出了沿半导体衬底101表面的示意图，图3B为图3A中AA’方向的剖视图。如图3A、3B所示，对所述衬底101进行刻蚀以嵌入半导体衬底101中形成至少两个凹槽104。图中仅示出两个凹槽，对于本领域的普通技术人员来说，可知可以有任意多的凹槽。刻蚀形成所述凹槽104的方法例如可以是采用电子束曝光正性抗蚀剂并反应离子刻蚀形成陡直的宽度约为200-400nm*200-400nm、间距为10_60nm的两相邻凹槽104。凹槽的形状只是示例，本专利技术对此不做限制。在凹槽之间形成了鳍片105，所述鳍片105也称为硅岛(Silicon Island),鳍片的宽度可以根据实际需要选择,例如10_60nm。图4为图3A所示方向的结构在形成侧墙106之后的示意图。如图4所示，在所述鳍片105的两侧形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种鳍型场效应晶体管的制备方法，包括 在半导体衬底上形成Q形鳍片； 在所述Q形鳍片的顶部及侧面形成栅堆叠结构； 在所述栅堆叠结构两侧的Q形鳍片中形成源/漏结构； 金属化； 其中，除所述Q形鳍片底部通过较窄的硅条与半导体衬底相连以外，其余栅堆叠结构部分与半导体衬底之间通过隔离介质层隔离开。2.根据权利要求I所述的方法，其中，在半导体衬底上形成Q形鳍片的步骤包括 在半导体衬底上形成介质层； 刻蚀所述介质层及半导体衬底以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片； 在所述鳍片的侧壁形成侧墙； 进ー步刻蚀所述凹槽及鳍片底部的半导体衬底形成Q形鳍片； 在所述Q形鳍片的下方和凹槽的底部形成隔离介质层。3.根据权利要求2所述的方法，其中，所述介质层包括Si02、TEOS或Si3N4。4.根据权利要求2所述的方法，其中，所述鳍片的宽度为10-60nm。5.根据权利要求2所述的方法，其中，所述在鳍片的侧壁形成侧墙的步骤包括 在所述半导体衬底上形成第二介质层； 刻蚀所述第二介质层以形成侧墙。6.根据权利要求2所述的方法，所述刻蚀凹槽及鳍片底部的半导体衬底形成Q形鳍片的步骤包括 采用各向同性的刻蚀方法进ー步刻蚀所述凹槽以...

【专利技术属性】
技术研发人员：周华杰，徐秋霞，宋毅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：