一种包括电压电平向上移位器和电压电平向下移位器的阈值电压检测装置。阈值电压检测装置放置在电路中，该电路在低电压半导体工艺中制造。阈值电压检测装置接收宽范围的输入信号和产生包括输入信号的逻辑的输出信号，输出信号的电压范围是适合低电压电路的。阈值电压检测装置确保低电压电路在被低电压半导体工艺指定的范围中运行。
【技术实现步骤摘要】
本专利技术涉及一种装置，更具体地，本专利技术涉及一种包括电压电平向上移位器和电压电平向下移位器的阈值电压检测装置。
技术介绍
中央处理单元(CPU)使用的功率量被定义成穿过CPU的电压和流过CPU的电流的乘积。流过CPU的电流与CPU的速度成正比。随着半导体技术的进步，CPU器件实现了以 非常高的速度运行。这种高速度导致了额外的功率消耗。为了降低功率消耗和热量损耗而同时保持相同的CPU性能，必须降低CPU电压从而降低CPU消耗的功率总量。在电脑发展的早期阶段，CPU以5伏特(V)电源运行。随着新CPU设计和生产技术的使用，新产生的CPU器件可以以低至大约0. 9V的电压稳定运行。这种低电源电压使得CPU器件在I. 8V CMOS工艺中被制造。换句话说，一些外围器件例如输入/输出(I/O)器件仍然以较高的电源(例如3. 3V)运行。当I/O器件发送逻辑信号给CPU，两个器件的电源电压之间的失配可以导致可靠度问题。更具体地说，具有高电压(例如3.3V)的逻辑信号可以超过CPU被指定的最大电压(例如I. 8V)。使用传统的电压电平转换器件从而当CPU发送逻辑信号给I/O器件时将电压电平转换高，而当I/o器件发送逻辑信号给CPU时将电压电平转换低。已经使用了各种电压电平转换器件从而将输入电压信号转化成输出电压信号，该输出电压信号在适合以不同电源电压运行的器件的范围内。例如，电阻分压器和运算放大器可以形成高-到-低电压电平开关。首先，电阻分压器将输入的高电压信号按比例缩小到适合运算放大器的范围，该运行放大器具有低电源电压。运算放大器产生信号，该信号具有适合以下电路的低电压。
技术实现思路
针对现有技术的缺陷，本专利技术提供了一种装置，包括电压电平向上移位器，所述电压电平向上移位器设置成将包括第一电压电平和第二电压电平的信号转化成第一输出端上的包括所述第一电压电平和第三电压电平的第一输出信号；以及电压电平向下移位器，所述电压电平向下移位器设置成将所述信号转化成第二输出端上的包括所述第二电压电平和所述第三电压电平的第二输出信号。根据本专利技术所述的装置，其中所述电压电平向上移位器包括第一 P-型金属-氧化物-半导体(PMOS)晶体管，所述第一 P-型金属-氧化物-半导体(PMOS)晶体管具有与电源连接的第一栅极，与所述信号连接的第一源极，与所述第一输出端连接的第一漏极；以及第二 PMOS晶体管，所述第二 PMOS晶体管具有与所述信号连接的第二栅极，与所述电源连接的第二源极，与所述第一输出端连接的第二漏极。根据本专利技术所述的装置，其中所述电源具有大约I. 8V的电势。根据本专利技术所述的装置，其中所述电压电平向下移位器包括第一 N-型金属-氧化物-半导体(NMOS)晶体管，所述第一 N-型金属-氧化物-半导体(NMOS)晶体管具有与电源连接的第一栅极，与所述信号连接的第一源极，与所述第二输出端连接的第一漏极；以及第二 NMOS晶体管，所述第二 NMOS晶体管具有与所述信号连接的第二栅极，与所述电源连接的第二源极，与所述第二输出端连接的第二漏极。根据本专利技术所述的装置，其中所述第一电压电平为大约3. 3V。根据本专利技术所述的装置，其中所述第二电压电平为大约0V。根据本专利技术所述的装置，其中所述第三电压电平为大约1.8V。根据本专利技术所述的一种系统包括第一电路，所述第一电路设置成产生从第一电压电平变化到第二电压电平的信号；第二电路，所述第二电路在低电压半导体工艺中制造；以及连接在所述第一电路和所述第二电路之间的阈值电压检测装置包括电压电平向上移 位器，所述电压电平向上移位器设置成将所述信号转化成第一输出端上的包括所述第二电压电平和第三电压电平的第一输出信号；以及电压电平向下移位器，所述电压电平向下移位器设置成将所述信号转化成第二输出端上的包括所述第一电压电平和所述第三电压电平的第二输出信号。根据本专利技术所述的系统，其中所述第二电路包括缓冲器，所述缓冲器包括第一高压P-型金属-氧化物-半导体(HVPMOS)晶体管，所述第一高压P-型金属-氧化物-半导体(HVPMOS)晶体管具有与所述第一输出端连接的第一栅极，与电源连接的第一源极，以及第一漏极；第二 HVPMOS晶体管，所述第二 HVPMOS晶体管具有与所述第一输出端连接的第二栅极，第二漏极，和与所述第一漏极连接的第二源极；第三高压N-型金属-氧化物-半导体(HVNMOS)晶体管，所述第三高压N-型金属-氧化物-半导体(HVNMOS)晶体管具有与所述第二输出端连接的第三栅极，与所述第二漏极连接的第三漏极和第三源极；以及第四HVNMOS晶体管，所述第四HVNMOS晶体管具有与所述第二输出端连接的第四栅极，与所述第三源极连接的第四漏极，和接地的第四源极。根据本专利技术所述的系统，其中所述数字信号从OV变化到3. 3V。根据本专利技术所述的系统，其中所述第一输出信号从I. 8V变化到3. 3V。根据本专利技术所述的系统，其中所述第二输出信号从OV变化到1.8V。根据本专利技术所述的系统，其中所述电压电平向上移位器包括第一 P-型金属-氧化物-半导体(PMOS)晶体管，所述第一 P-型金属-氧化物-半导体(PMOS)晶体管具有与第一电源连接的第一栅极，与所述信号连接的第一源极，与所述第一输出端连接的第一漏极；以及第二 PMOS晶体管，所述第二 PMOS晶体管具有与所述信号连接的第二栅极，与所述电源连接的第二源极，与所述第一输出端连接的第二漏极。根据本专利技术所述的系统，其中所述第一电源具有大约I. 8V的电势。根据本专利技术所述的系统，其中所述电压电平向上移位器还包括反相级，所述反相级包括第三PMOS晶体管，所述第三PMOS晶体管具有与所述第一输出端连接的第三栅极，与第二电源连接的第三源极，第三漏极；以及第四N-型金属-氧化物半导体(NMOS)晶体管，所述第四N-型金属-氧化物-半导体(NMOS)晶体管具有与所述信号连接的第四栅极，与所述第三漏极连接的第四漏极和与所述第一电源连接的第四源极。根据本专利技术所述的系统，其中所述第二电源具有大约3. 3V的电势。根据本专利技术所述的一种方法包括接收从第一电压电平变化到第二电压电平的信号；将所述信号转化成第一输出端上的从第三电压电平变化到所述第二电压电平的第一输出信号；以及将所述信号转化成第二输出端上的从所述第一电压电平变化到所述第三电压电平的第二输出信号。根据本专利技术所述的方法，其中当所述信号处于所述第二电压电平时所述第一输出信号处于所述第二电压电平，而当所述信号处于所述第一电压电平时所述第一输出信号处于所述第三电压电平，其中当所述信号处于所述第二电压电平时所述第二输出信号处于所述第三电压电平，而当所述信号处于所述第一电压电平时所述第二输出信号处于所述第一电压电平。根据本专利技术所述的方法，还包括发送所述第一输出信号给缓冲器的第一栅极，其中设置所述缓冲器的所述第一栅极和第一源极，使得横跨所述第一栅极和所述第一源极的第一栅极-到-源极电压小于所述缓冲器指定的最大电压；以及发送所述第二输出信号给所述缓冲器的第二栅极，其中设置所述缓冲器的所述第二栅极和第二源极，使得横跨所述第二栅极和所述第二源极的第二栅极-到-源极电压小于所述缓冲器指定的所述最大电压。根据本专利技术所述的方法，还包括发送所述第一输出信号本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.17 US 13/029,4691.一种装置，包括 电压电平向上移位器，所述电压电平向上移位器设置成将包括第一电压电平和第二电压电平的信号转化成第一输出端上的包括所述第一电压电平和第三电压电平的第一输出信号；以及 电压电平向下移位器，所述电压电平向下移位器设置成将所述信号转化成第二输出端上的包括所述第二电压电平和所述第三电压电平的第二输出信号。2.根据权利要求I所述的装置，其中所述电压电平向上移位器包括 第一 P-型金属-氧化物-半导体(PMOS)晶体管，所述第一 P-型金属-氧化物-半导体(PMOS)晶体管具有与电源连接的第一栅极，与所述信号连接的第一源极，与所述第一输出端连接的第一漏极；以及 第二 PMOS晶体管，所述第二 PMOS晶体管具有与所述信号连接的第二栅极，与所述电源连接的第二源极，与所述第一输出端连接的第二漏极。3.根据权利要求2所述的装置，其中所述电源具有大约I.8V的电势。4.根据权利要求I所述的装置，其中所述电压电平向下移位器包括 第一 N-型金属-氧化物-半导体(NMOS)晶体管，所述第一 N-型金属-氧化物-半导体(NMOS)晶体管具有与电源连接的第一栅极，与所述信号连接的第一源极，与所述第二输出端连接的第一漏极；以及 第二 NMOS晶体管，所述第二 NMOS晶体管具有与所述信号连接的第二栅极，与所述电源连接的第二源极，与所述第二输出端连接的第二漏极。5.一种系统包括 第一电路，所述第一电路设置成产生从第一电压电平变化到第二电压电平的信号； 第二电路，所述第二电路在低电压半导体工艺中制造；以及 连接在所述第一电路和所述第二电路之间的阈值电压检测装置包括 电压电平向上移位器，所述电压电平向上移位器设置成将所述信号转化成第一输出端上的包括所述第二电压电平和第三电压电平的第一输出信号；以及 电压电平向下移位器，所述电压电平向下移位器设置成将所述信号转化成第二输出端上的包括所述第一电压电平和所述第三电压电平的第二输出信号。6.根据权利要求5所述的系统，其中所...
【专利技术属性】
技术研发人员：陈柏廷，王光丞，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。