本发明专利技术涉及半导体制造领域，具体地说涉及一种多晶硅可控硅。所述多晶硅可控硅，包括半导体衬底、设置在半导体衬底上的氧化层、设置在氧化层上的多晶硅层以及设置在多晶硅层上的多层金属，多层金属包括第一金属引出和第二金属引出；多晶硅层为注入了P型杂质和N型杂质的具有P+NP+N结构的多晶硅器件；第一金属引出与多晶硅器件的P+注入区连接形成阳极，第二金属引出与多晶硅器件的N+注入区连接形成阴极。本发明专利技术还提供一种多晶硅可控硅的制作方法。本发明专利技术是在器件的氧化层之上形成多晶硅层，通过不同的注入，在多晶内制成多晶硅可控硅作为静电保护器件，可用于静电保护应用，具有良好的工艺兼容性，能满足基本的静电保护要求。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，具体地说涉及。
技术介绍
随着半导体行业的发展，特征尺寸进一步缩小，元件密度越来越大，电子元器件遭受静电损伤的可能性越来越大。在集成电路(IC)的整个生命周期中，从制造、封装、运输、 装配，甚至在完成的IC产品中，都时刻面临着静电放电(ESD)的冲击。当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。静电冲击的频谱很宽，而且幅度近乎无限，所以不可能做到完全对静电免疫。但是，通过合理的静电防护设计，可以大幅度提升电子产品抗静电能力，从而改善电子产品的可靠性。对于工业化生产并投入商业应用的电子产品来讲，具有片上静电防护能力是必要和必须的。静电保护设计有下列几个要求必须被满足一是其必须具有一定静电保护能力， 使被保护电路部分免于静电的损害；二是其对被保护电路部分产生的负面影响必须控制在可以忍受的范围内，如静电防护引入的载入电容、耦合噪声；三是必须有良好的工艺兼容性。因此需要设计一种多晶硅可控硅作为一种合适的静电保护器件，来满足上述要求。
技术实现思路
本专利技术的目的在于提供一种多晶硅可控硅，用于静电保护应用，具有良好的工艺兼容性，能满足基本的静电保护要求。本专利技术的另一目的在于提供一种多晶硅可控硅的制作方法。为了达到上述目的，本专利技术采用的技术方案为—种多晶硅可控硅，包括半导体衬底、设置在所述半导体衬底上的氧化层、设置在所述氧化层上的多晶硅层以及设置在所述多晶硅层上的多层金属，所述多层金属包括第一金属引出和第二金属引出；所述多晶硅层为注入了 P型杂质和N型杂质的具有P+NP+N结构的多晶硅器件；所述第一金属引出与所述多晶硅器件的P+注入区连接形成阳极，所述第二金属引出与所述多晶硅器件的N+注入区连接形成阴极；所述第一金属引出与所述第二金属引出不同。上述方案中，所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。上述方案中，所述氧化层为栅氧、场氧、STI层中的任意一种。上述方案中，所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。上述方案中，所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。一种多晶硅可控硅的制作方法，包括以下步骤(1)提供半导体衬底，并在所述半导体衬底上形成氧化层；(2)在所述氧化层上形成多晶硅层，对所述多晶硅层注入P型杂质和N型杂质，经退火形成具有P+NP+N结构的多晶硅器件；(3)通过第一金属引出与所述多晶硅器件的P+注入区连接形成阳极，通过第二金属引出与所述多晶硅器件上的N+注入区连接形成阴极，形成多晶硅可控硅。上述方案中，步骤(1)中所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。上述方案中，步骤(1)中所述氧化层为栅氧、场氧、STI层中的任意一种。上述方案中，步骤O)中所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。上述方案中，步骤O)中所述退火为高温快速退火、低温炉管退火中任意一种。上述方案中，步骤(3)中所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。与现有技术方案相比，本专利技术采用的技术方案产生的有益效果如下本专利技术提供的多晶硅可控硅是在器件的氧化层之上形成多晶硅层，通过不同的注入，在多晶内制成多晶硅可控硅作为静电保护器件。该器件可用于静电保护应用，具有良好的工艺兼容性，能满足基本的静电保护要求。附图说明图1为本专利技术实施例提供的多晶硅可控硅的剖面结构示意图；图2为本专利技术实施例提供的多晶硅可控硅的俯视示意图；图3为将本专利技术应用于电路的结构示意图。具体实施例方式下面结合附图和实施例对本专利技术技术方案进行详细描述。参见图1，本专利技术实施例提供的一种多晶硅可控硅，包括半导体衬底(3)、设置在半导体衬底C3)上的氧化层O)、设置在氧化层( 上的多晶硅层(1)以及设置在多晶硅层 (1)上的第一金属引出(4)和第二金属引出(5)。多晶硅层(1)为注入了 P型杂质和N型杂质的具有P+NP+N结构的多晶硅器件；第一金属引出与多晶硅器件的P+注入区连接形成阳极，第二金属引出与多晶硅器件的N+注入区连接形成阴极。 本实施例中，半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。本实施例中，氧化层为栅氧、场氧、STI层中的任意一种。本实施例中，P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。本实施例中，第一金属引出为铝、铜及其化合物中的任意一种，第二金属引出为铝、铜及其化合物中的任意一种。本专利技术实施例还提供一种多晶硅可控硅的制造方法，包括如下步骤在半导体衬底C3)上形成氧化层O)，并在其上形成多晶硅层(1)，在氧化层( 上形成多晶硅层(1)， 对多晶硅层⑴注入P型和N型杂质，经退火形成P+NPN+的多晶硅器件，分布如图1所示。 由第一金属引出(4)连接P+注入区形成阳极，由第二金属引出(5)连接N+注入区形成阴极，连接方式如图1所示。由此形成多晶硅可控硅，经实验证明其工艺兼容性好，工艺实现难度低.应用在静电保护领域时，电容小，具有一定静电保护能力衰退小，有良好的应用前景。本实施例中，退火为高温快速退火、低温炉管退火中任意一种。图2为本专利技术提供的的多晶硅可控硅俯视示意图。对于多晶硅可控硅，在本征浓度或轻掺杂的多晶硅上，以图示方式注入适当浓度P型区域00)和适当浓度P型区域 01)。注入高浓度P+型区域02、25)于图示位置，注入高浓度N+型区域(23、24)于图示位置。接触孔(沈、27、观、29)置于图示位置控制各注入区之电位。此即在多晶硅中制成完备且可控制的P+NPN+多晶硅可控硅器件。图3为根据本专利技术的半导体结构的电路应用实施例示意图。用金属短接图2中接触孔Q6J8)构成阳极，短接接触孔07J9)构成阴极制成多晶硅可控硅(30)应用于全芯片静电保护设计中。多晶硅可控硅(30)与体硅或多晶二极管(31)、体硅或多晶二极管(32)共同形成对核心电路(33)的全芯片静电保护，可保护核心电路(33)免于遭受从VDD引脚(34)、信号引脚(35)、VSS引脚(36)引入的静电冲击。当有正电荷冲击信号引脚(35)时，静电电荷经由体硅或多晶二极管(31)流入VDD 引脚(34)；或经由多晶硅可控硅(30)和体硅或多晶二极管(32)流入VSS引脚(36)。当有负电荷冲击信号引脚(35)时，静电电荷经由体硅或多晶二极管(32)流入VSS引脚(36)； 或经由多晶硅可控硅(30)和体硅或多晶二极管(32)流入VDD引脚(34)。当有正电荷冲击 VDD引脚(34)时，静电电荷经由多晶硅可控硅(30)流入VSS引脚(36)；或经由多晶硅可控硅(30)和体硅或多晶二极管(31)流入信号引脚(35)。当有负电荷冲击VDD引脚(34)时， 静电电荷经由多晶硅可控硅(30)流入VSS引脚(36)；或经由体硅或多晶二极管(31)流入信号引脚(35)。当有正电荷冲击VSS引脚(36)时，静电电荷经由多晶硅可控硅(30)流入 VDD引脚(34)；或经由体硅或多晶二极管(32)流入信号引脚(35)。当有负电荷冲击VSS引脚(36)时，静电电荷经由多晶硅可本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：姜一波，杜寰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。