一种倒装芯片的封装方法技术

本发明专利技术一般涉及一种形成半导体器件封装体的制备方法，更确切的说，本发明专利技术涉及一种功率器件的倒装芯片的封装方法。本发明专利技术先对芯片进行封装，再整体性对芯片及塑封料实施减薄，使得芯片完成封装后所获得的封装体具备较佳的尺寸，并具备良好的散热及电气参数性能。同时，芯片与外部连接的接触端子是通过蚀刻与芯片焊接的引线框架而获得的，保证了接触端子的绝对共面性，接触端子的凸块状的引脚设计，使得利用锡膏将接触端子与电路板焊接时更简单、更牢固，以保障其与PCB的良好结合能力。

【技术实现步骤摘要】

本专利技术一般涉及ー种形成半导体器件封装体的制备方法，更确切的说，本专利技术涉及一种功率器件的倒装芯片的封装方法。
技术介绍
在先进芯片封装方式中，晶圆级封装WLCSP(Wafer Level Chip Scale Packaging) 是先行在整片晶圆上进行封装和测试，并利用聚酰亚胺材料覆盖晶圆的一面，然后才将其切割成一个个的IC封装体颗粒，因此封装体的体积即几乎等同于裸芯片的原尺寸，该封装体具备良好的散热及电气參数性能。通常，在晶圆级封装的复杂エ艺流程中，极其重要的步骤之一就是减薄芯片至ー 定的厚度。而芯片愈薄愈容易碎裂，这就要求在任何エ艺步骤中要极カ避免对芯片造成任何形态的损伤，例如，晶圆的切割就很容易导致芯片的边缘处有所崩裂，其后果之一就是所获得的不良芯片是缺角的。另ー方面，当前ー种称之为平面凸点式封装(FBP，Flat Bump Package)的封装体， 以附图1A-1I的エ艺流程完成附图IJ中封装体150的制备。图IA示出的是引线框架100，其包括接触端子101和焊盘102，如图1B-1C所示， 将芯片110通过导电材料103焊接在焊盘102上，并通过键合线104将连接芯片110内部电路的电极电性连接到接触端子101上，如图ID所示。之后进行塑封，利用塑封料120塑封芯片110及键合线104，并蚀刻引线框架100，使得获得的接触端子101、焊盘102外露于塑封料120，如图1E-1F所示。再对接触端子101、焊盘102的外表面镀ー层金，形成镀金层 105，如图IG所示；最后与塑封体的顶面粘合一层薄膜130，并切割塑封料120，完成以塑封体120'塑封包覆芯片110及键合线104的封装体150，如图1H_1 J所示。其中，焊盘102作为散热或是电极所用，接触端子101、焊盘102均用于焊接至印刷电路板PCB之类的基板上，并与外部电路连接。焊盘102因为要承载芯片110，其体积ー 般较大；而键合线104之类的键合引线则容易带来负面效应的离散电感，并且键合线104要保障一定的弧高，这也不利于缩减塑封体120'的厚度。图IJ示出的封装体150的尺寸大小、电气性能并不理想。如此ー来，本申请是基于以下考量先对芯片进行封装再实施减薄，使得芯片完成封装后所获得的封装体具备较佳的尺寸，并具备良好的散热及电气參数性能；在封装エ艺过程中，竭カ降低芯片的缺角风险并获得更薄的芯片厚度。
技术实现思路
鉴于上述问题，本专利技术提出了，包括以下步骤提供一引线框架，在引线框架上设置有多个凸出于引线框架顶面的互连导杆；将正面设置有键合衬垫的芯片倒装焊接至所述引线框架上，其中，所述键合衬垫与所述互连导杆焊接；于引线框架的顶面进行塑封，以塑封料塑封包覆所述芯片及互连导杆；于引线框架的底面蚀刻引线框架，形成与互连导杆连接并凸出于塑封料底面的接触端子；于所述接触端子的表面设置ー层金属保护层；粘贴ー层薄膜至减薄后的塑封料的顶面；切割塑封料并移除薄膜形成多颗以塑封体塑封包覆所述芯片的封装体。上述的方法，其中，通过涂覆在互连导杆上的导电材料，将所述键合衬垫与所述互连导杆焊接。上述的方法，其中，通过镀于互连导杆上的导电材料及镀于键合衬垫上的金属镀层，将所述键合衬垫与所述互连导杆共晶焊接。上述的方法，其中，还包括在芯片塑封后研磨减薄塑封料及芯片，并将减薄后的芯片的背面于减薄后的塑封料的顶面中予以外露的步骤。上述的方法，其中，还包括沉积ー层背面金属层至减薄后的芯片的背面的步骤。上述的方法，其中，在沉积ー层背面金属层至减薄后的芯片的背面之前，还在减薄后的芯片的背面进行以下エ艺步骤进行蚀刻；并且进行离子注入及激光退火。上述的方法，其中，所述接触端子凸出至塑封体的底面之外，并且所述背面金属层外露于塑封体的顶面。上述的方法，在一种实施例中，所述芯片为金属氧化物半导体场效应管，所述键合衬垫至少包括构成芯片栅极电极的栅极键合衬垫、构成芯片源极电极的源极键合衬垫，并且所述背面金属层构成芯片的漏极电扱。并且进一歩将所述封装体黏接至一基座上，其中，背面金属层通过导电材料与基座黏接，连接栅极键合衬垫的接触端子通过ー金属导体电性连接至设置在基座周围的栅极焊盘上，连接源极键合衬垫的接触端子通过另ー金属导体电性连接至设置在基座周围的源极焊盘上；以及基座周围还设置有电性连接至基座的漏极焊盘。上述的方法，在一个可选实施例中，所述芯片为共漏极双金属氧化物半导体场效应管，其中，所述背面金属层构成共漏极双金属氧化物半导体场效应管所包含的第一、第二金属氧化物半导体场效应管各自的漏极电极；以及第一、第二金属氧化物半导体场效应管各自漏极电极通过背面金属层彼此相互电性连接。并且，键合衬垫至少包括构成第一金属氧化物半导体场效应管栅极电极的第一栅极键合衬垫、构成第一金属氧化物半导体场效应管源极电极的第一源极键合衬垫；以及键合衬垫还包括构成第二金属氧化物半导体场效应管栅极电极的第二栅极键合衬垫、构成第二金属氧化物半导体场效应管源极电极的第二源极键合衬垫。上述的方法，在一个可选实施例中，所述芯片为高端金属氧化物半导体场效应管和低端金属氧化物半导体场效应管集成的双金属氧化物半导体场效应管，其中，所述背面金属层构成高端金属氧化物半导体场效应管的源极电极和低端金属氧化物半导体场效应管的漏极电极；以及高端金属氧化物半导体场效应管的源极电极和低端金属氧化物半导体场效应管的漏极电极通过背面金属层彼此相互电性连接。并且，键合衬垫至少包括构成高端金属氧化物半导体场效应管栅极电极的第一栅极键合衬垫、构成高端金属氧化物半导体场效应管漏极电极的第一漏极键合衬垫；以及键合衬垫还包括构成低端金属氧化物半导体场效应管栅极电极的第二栅极键合衬垫、构成低端金属氧化物半导体场效应管源极电极的第二源极键合衬垫。上述的方法，在一个可选实施例中，所述芯片为共漏极双金属氧化物半导体场效应管，其中，所述芯片的背面构成共漏极双金属氧化物半导体场效应管所包含的第一、第二金属氧化物半导体场效应管各自的漏极；并且还可以选择在所述芯片的背面设置ー层背面金属层，所述第一、第二金属氧化物半导体场效应管各自漏极电极通过背面金属层彼此相互电性连接。上述的方法，在一个可选实施例中，所述芯片为高端金属氧化物半导体场效应管和低端金属氧化物半导体场效应管集成的双金属氧化物半导体场效应管，其中，所述芯片的背面构成高端金属氧化物半导体场效应管的源极电极和低端金属氧化物半导体场效应管的漏极电极；并且还可以选择在所述芯片的背面设置ー层背面金属层，所述高端金属氧化物半导体场效应管的源极电极和低端金属氧化物半导体场效应管的漏极电极通过背面金属层彼此相互电性连接。本领域的技术人员阅读以下较佳实施例的详细说明，并參照附图之后，本专利技术的这些和其他方面的优势无疑将显而易见。附图说明參考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1A-1J是
技术介绍
中平面凸点式封装的制备流程示意图。图2AjK是本申请的封装体的制备流程示意图。图3A-3D是本申请的封装体的另ー实施方式的制备流程示意图。图4是本申请MOSFET未封装前的俯视结构示意图。图5是本申请MOSFET完成封装后封装体的俯视结构示意图。图6是将封装体黏接至一基座上的俯本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：石磊，薛彦迅，龚玉平，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：