晶片封装体及其制作方法技术

本发明专利技术提供一种晶片封装体及其制作方法，晶片封装体包括一半导体基底，具有相反的一第一表面与一第二表面，且第一表面具有一凹槽；一漏极电极，配置于第一表面上并覆盖凹槽；一源极电极，配置于第二表面上，且与覆盖凹槽的漏极电极对应设置；以及一栅极电极，配置于第二表面上。本发明专利技术可提升导电效能，并提供足够的结构强度，以避免在传送半导体基底的过程中产生破片等情况，且在封装制程中，半导体基底可维持一定的平整度而不会因为厚度过薄而有边缘翘曲等情况产生。

【技术实现步骤摘要】

本专利技术有关于封装技术，且特别是有关于。
技术介绍
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。使晶片封装体的效能提升且维持一定的结构强度已成为重要课题。
技术实现思路
本专利技术一实施例提供一种晶片封装体，包括一半导体基底，具有相反的一第一表面与一第二表面，且第一表面具有一凹槽；一漏极电极，配置于第一表面上并覆盖凹槽；一源极电极，配置于第二表面上，且与覆盖凹槽的漏极电极对应设置；以及一栅极电极，配置于第二表面上。本专利技术所述的晶片封装体，还包括一导电结构，电性连接该栅极电极，并延伸至该第一表面上。本专利技术所述的晶片封装体，该半导体基底具有一对应于该栅极电极的通孔，该导电结构位于该通孔中并连接该栅极电极。本专利技术所述的晶片封装体，该通孔的邻近该第二表面的部分具有一阶梯式侧壁。本专利技术所述的晶片封装体，还包括一绝缘层，位于该第二表面上，该绝缘层覆盖该栅极电极并具有一开口以暴露出该源极电极；以及一导电层，配置于该绝缘层上并经由该开口连接该源极电极。本专利技术所述的晶片封装体，还包括一阻挡层，配置于该第一表面上，并位于该漏极电极与该导电结构之间。本专利技术所述的晶片封装体，该第一表面具有多个凹槽，且该漏极电极覆盖所述凹槽。本专利技术所述的晶片封装体，还包括一绝缘层，位于该导电结构与该半导体基底之间，以使该导电结构与该半导体基底电性绝缘。本专利技术所述的晶片封装体，该漏极电极顺应性地覆盖该凹槽的底部与侧壁。本专利技术所述的晶片封装体，该凹槽的底部与该第二表面的间距约为150微米至5 微米。本专利技术另一实施例提供一种晶片封装体，包括一半导体基底，具有相反的一第一表面与一第二表面，并具有至少一凹槽，凹槽自第一表面向第二表面延伸，且凹槽具有一底部；一漏极电极，配置于第一表面上并覆盖凹槽；一源极电极，配置于第二表面上，且与覆盖凹槽的漏极电极对应设置；一栅极电极，配置于第二表面上；一导电结构，电性连接栅极电极，并贯穿半导体基底以延伸至第一表面上；一绝缘层，位于第二表面上，绝缘层覆盖栅极电极并具有一开口以暴露出源极电极；以及一导电层，配置于绝缘层上并经由开口连接源极电极。本专利技术又一实施例提供一种晶片封装体的制作方法，包括提供一半导体基底、一源极电极与一栅极电极，其中半导体基底具有相反的一第一表面与一第二表面，源极电极与栅极电极位于第二表面上；于第一表面上形成一第一凹槽，第一凹槽对应于源极电极； 以及于第一表面上形成一覆盖第一凹槽的漏极电极。本专利技术所述的晶片封装体的制作方法，还包括于该半导体基底上形成一通孔，该通孔对应于该栅极电极；以及于该通孔中形成一导电结构，该导电结构连接该栅极电极并延伸至该第一表面上。本专利技术所述的晶片封装体的制作方法，还包括在形成该导电结构之前，于该第一表面与该通孔的内壁上形成一绝缘层，以使该导电结构与该半导体基底电性绝缘。本专利技术所述的晶片封装体的制作方法，该漏极电极与该导电结构于同一步骤中形成。本专利技术所述的晶片封装体的制作方法，该漏极电极与该导电结构的形成包括在形成该第一凹槽与该通孔之后，于该第一表面上并于该第一凹槽与该通孔之间形成一电镀罩幕层；进行一电镀制程，以于该第一凹槽、该通孔以及该电镀罩幕层暴露出的该第一表面上形成该漏极电极与该导电结构；以及移除该电镀罩幕层。本专利技术所述的晶片封装体的制作方法，还包括在形成该导电结构之后，于该第一表面上并于该漏极电极与该导电结构之间形成一阻挡层。本专利技术所述的晶片封装体的制作方法，该通孔的形成包括于该第一表面上形成一第二凹槽，该第二凹槽位于该栅极电极上方；以及在形成该第一凹槽的同时，移除该半导体基底的位于该第二凹槽下方的部分。本专利技术所述的晶片封装体的制作方法，该通孔的形成还包括在该第一表面上形成一罩幕层，该罩幕层具有一第一开口以暴露部分该半导体基底；以该罩幕层为罩幕移除该第一开口所暴露出的该半导体基底，以形成该第二凹槽；图案化该罩幕层，以形成至少一第二开口并扩大该第一开口的宽度；以该罩幕层为罩幕移除该第二开口与该第一开口所暴露出的该半导体基底，以形成该第一凹槽与该通孔；以及移除该罩幕层。本专利技术所述的晶片封装体的制作方法，还包括于该第二表面上形成一绝缘层，该绝缘层覆盖该栅极电极，并具有一开口以暴露出该源极电极；以及于该绝缘层上形成一导电层，该导电层经由该开口连接该源极电极。本专利技术可提升导电效能，并提供足够的结构强度，以避免在传送半导体基底的过程中产生破片等情况，且在封装制程中，半导体基底可维持一定的平整度而不会因为厚度过薄而有边缘翘曲等情况产生。附图说明图1绘示本专利技术一实施例的晶片封装体的剖面图。图2A至图2D绘示本专利技术多个实施例的晶片封装体的凹槽的多种变化的俯视图。图3绘示本专利技术一实施例的晶片封装体的剖面图。图4绘示本专利技术另一实施例的晶片封装体的剖面图。图5A至图5N绘示本专利技术一实施例的晶片封装体的制程剖面图。图6A至图6K绘示本专利技术一实施例的晶片封装体的制程剖面图。附图中符号的简单说明如下100、400 晶片封装体；110 半导体基底；112 第一表面；114 第二表面；116、 620 凹槽；116a 底部；116b 侧壁；118 导电结构；119 源极区；120 漏极电极；130 源极电极；140 栅极电极；150,160 绝缘层；152、162、164、512、522、632 开口 ；170 导电层；180 阻挡层；510、520、610、630 罩幕层；530 晶种层力40 电镀罩幕层；550 导电层； 612 第一开口 ；614 第二开口 ；A 深度；Bi、B2、WU W2 宽度；D 间距；T 通孔；Tl 通孔的侧壁；S:侧壁；V:介层窗结构。具体实施例方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/ 或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或的上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装金属氧化物半导体场效应晶体管晶片， 例如是功率模组晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路 (digital or analog circuits)等集成电路的电子兀件(electronic components)，例如(opto electronic devices) ,UMl^M^E (Micro Electro Mechanical System ;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package ；WSP)制程对影像感测元件、本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张恕铭，何彦仕，姚皓然，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：