本发明专利技术公开了一种具有接地环的e/LQFP平面封装件，包括粘贴有一至两块IC芯片的载体和环形的接地环，IC芯片通过键合线与内引脚相连接，内引脚与外引脚相连接，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；载体不粘接IC芯片的端面上设置有防溢料环，载体上固封有塑封体，接地环、内引脚、键合线和IC芯片均封装于塑封体内，外引脚位于塑封体外，并处于同一平面，载体下端面位于塑封体外，或者载体下端面也封装于塑封体内。经过晶圆减薄、划片、上芯、压焊等工序制成具有接地环的e/LQFP平面封装件。本封装件避免了在载体上打地线造成的分层或地线脱落现象，载体不镀银，提高了封装的可靠性。
【技术实现步骤摘要】
本专利技术属于电子信息化元器件制造
，涉及一种具有接地环的e/LQFP平面封装件，本专利技术还涉及一种该平面封装件的生产方法。
技术介绍
80年代开始，电子产品向多功能和轻薄短小方向发展，对封装技术提出了高速化、高密度化的要求，因而开发了 SMT封装，SMT封装的代表形式有PLCC、SOP、SOJ、TSOP, TSSOP、PQFP、QFJ、LQFP, TQFP 等。LQFP (LOff-ProfiIe Quad package)是封装高度为1. 4mm的方型扁平式封装技术 (QFP)，适于高密度细间距的薄型产品封装，属于中端产品封装技术，常用于CP封装，操作方便，可靠性高，其外形尺寸较小，寄生参数小，适应于高频，并且由于其封装密度高，与BGA 同引脚封装相比，封装成本低，设备投入低(只需切筋、成形系统，不需要高投入的植球机、 回流焊炉和清洗机)，市场占有率大。常规eLQFP (exposed-Pad Low-Profile Quad package，载体外露的方型扁平式封装技术)的基岛(Pad)—般比较大，当有打地线时，一般都在基岛上打地线，芯片尺寸较大时，受粘接材料(导电胶或绝缘胶)溢出的影响，打线不粘；芯片较小时，芯片面积与载体面积比小(小于40%)，由于银与塑封体粘接差，因此载体上易出现离层。
技术实现思路
为了克服上述现有技术中存在的问题，本专利技术的目的是提供一种具有接地环的 eLQFP平面封装件，解决了现有eLQFP封装件存在的芯片较大打线不粘和芯片较小时载体镀银区易出现扫描离层的问题。本专利技术的另一目的是提供一种上述平面封装件的生产方法。为实现上述目的，本专利技术所采用的技术方案是，一种具有接地环的e/LQFP平面封装件，包括载体，载体上粘贴有一至两块IC芯片，IC芯片与内引脚通过键合线相连接，内引脚与外引脚相连接，该平面封装件还包括环形的接地环，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；载体不粘接IC芯片的端面上设置有防溢料环，载体上固封有塑封体，接地环、内引脚、键合线和IC芯片均封装于塑封体内，外引脚位于塑封体外，所有的外引脚处于同一平面，载体的下端面位于塑封体外，或者载体的下端面也封装于塑封体内。载体为长方体，接地环为长方体环，载体的四个侧壁上均设置有多个凸台，相邻两凸台之间设置有凹坑，凸台与接地环不接触，载体长边与相对的接地环长边之间通过两根连筋相连接，载体短边与相对的接地环短边之间通过一根连筋相连接；载体的四角分别通过边筋与接地环的四角相连，接地环的四个角上分别设置有锁定孔；载体不粘接IC芯片的端面设置有防溢料环。或者，接地环为正方体环，载体为正方体，载体和接地环相对的边之间通过两根连筋相连接，载体的四角分别通过边筋与接地环的四角相连；载体不粘接IC芯片的端面设置有防溢料环。 本专利技术所采用的另一技术方案是，一种上述具有接地环的e/LQFP平面封装件的生产方法，具体按以下步骤进行 步骤1:晶圆减薄用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μπι 200μπι的减薄晶圆； 减薄时采用防止芯片翘曲工艺； 步骤2 划片8吋及8吋以下的减薄后的晶圆采用DISC 3350划片机或双刀划片机进行划片；8吋到12吋的减薄后的晶圆采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度 ^ lOmm/s，并采用防碎片、防裂纹划片工艺软件控制技术； 步骤3 上芯取载体和接地环构成带接地环的引线框架，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接； 对于单芯片封装件若采用导电胶或绝缘胶粘贴IC芯片，通过导电胶或绝缘胶将一个IC芯片粘贴在载体上，粘完一条引线框架送至收料盒；粘完本批全部IC芯片后，将半成品引线框架盒送烘烤， 在175°C下，采用防离层烘烤工艺烘烤3小时；若采用胶膜片粘贴IC芯片，则将贴有胶膜片的IC芯片直接放在载体上进行粘贴，粘完一条引线框架送至收料盒；依同样方法粘完本批全部IC芯片后，将半成品引线框架盒送烘烤，在150°C下，采用防离层烘烤工艺烘烤3小时； 对于双芯片封装件 2a.第一次上芯采用与单芯片封装件上芯相同的方法在载体上粘贴一个IC芯片，并采用与单芯片封装件上芯后相同工艺进行烘烤； 2b.第二次上芯采用与单芯片封装件上芯相同的方法在载体上粘贴另一个IC芯片，使两个IC芯片并排设置，并采用与单芯片封装件上芯后相同的工艺进行烘烤； 步骤4 压焊对于单芯片封装件采用现有普通框架e/LQFP压焊的工艺进行压焊； 对于双芯片封装件先压焊一个IC芯片与接地环间的键合线，再压焊两个IC芯片之间的键合线，然后压焊已压焊键合线的IC芯片与内引脚间的键合线，最后压焊另一个IC芯片与内引脚间的键合线.一入 ，然后，采用与现有e/LQFP普通产品塑封相同的工艺进行塑封，载体下端面封装于塑封体内，或者载体下端面露出塑封体外；再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。 所述步骤1中晶圆减薄的粗磨速度3 μ m/s 5 μ m/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50 μ m ；精磨速度0. 5 μ m/s 1. 0 μ mum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度。所述步骤4中采用平弧方式或反打方式进行压焊。本专利技术平面封装件采用具有防分层、防溢料、防载体扭曲，打地线不粘设计的引线框架，缩小载体，提高了封装比(芯片面积/载体比)，既可以采用载体不镀银框架，增加塑封料与框架的结合力，载体上不打地线，可避免因打地线而产生的应力造成的分层和打地线不粘现象，可提高可靠性和测试良率。该封装件结构合理简单，具有防分层避免打线脱焊造成缺陷等显著特点，可靠性和测试良率高，适合于高密度窄间距产品的封装。附图说明图1是本专利技术封装件中载体外露单芯片封装件的结构示意图。图2是本专利技术封装件中载体不外露单芯片封装件的结构示意图。图3是本专利技术封装件中载体外露双芯片封装件的结构示意图。图4是本专利技术封装件中载体不外露双芯片封装件的结构示意图。图5是本专利技术封装件一种引线框架的结构示意图。图6是图5所示引线框架中载体与接地环的连接示意图。图7是本专利技术封装件中另一种引线框架的结构示意图。图8是图7所示引线框架中载体与接地环的结构示意图。图中，1.载体，2.接地环，3.连筋，4.边筋，5.防溢料环，6.内引脚，7.凸台，8.凹坑，9.锁定孔，10.第一粘接材料，11.第一 IC芯片，12.第一键合线，13.第二键合线，14.塑封体，15.外引脚，16.第二 IC芯片，17.第二粘接材料，18.第三键合线。具体实施方式下面结合附图和具体实施方式对本专利技术进行详细说明。本专利技术封装件有单芯片封装和双IC芯片平面封装两种形式。如图1所示，本专利技术平面封装件中载体外露单芯片封装件的结构，包括载体1和环形的接地环2，载体1通过连筋3与接地环2相连接；接地环2下端面的位置高于载体1上端面的位置，连筋3倾斜设置；载体1下端面设置有防溢料环5，载体1上端面粘接有第一 IC芯片11，第一 IC芯片11通过第一粘接材料10与载体1粘接，第一粘接材料10采用绝缘胶或导电胶；第一 IC芯片11通过第一键合线12与接地环2相连接；第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：李习周，慕蔚，郭小伟，李存满，
申请(专利权)人：天水华天科技股份有限公司，华天科技西安有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。