本发明专利技术提供一种格状阵列（ＧＡ，ｇｒｉｄａｒｒａｙ）封装体（ｐａｃｋａｇｅ）及形成此种封装体的方法。这种封装体包含有一基板（ｓｕｂｓｔｒａｔｅ），其具有一上表面与一下表面；在基板下则设有多个接触垫（ｃｏｎｔａｃｔｐａｄ），依其排列的位置及方式可分为三群：一中央阵列（ｃｅｎｔｅｒａｒｒａｙｏｆｃｏｎｔａｃｔｐａｄｓ），其中二最相邻的接触垫相距一第一距离；一外阵列（ｏｕｔｅｒａｒｒａｙｏｆｃｏｎｔａｃｔｐａｄｓ），其中二最相邻的接触垫相距一第二距离；以及一中间接触垫群（ｍｉｄｄｌｅｇｒｏｕｐｏｆｃｏｎｔａｃｔｐａｄｓ），包含有至少一接地接触垫，用来提供该封装体电连接至地端（ｇｒｏｕｎｄ）的途径；而这三群接触垫相互之间的关系为：中间接触垫群是设于中央阵列及外阵列之间，中间接触垫群与中央阵列相距一第三距离，外阵列与中间接触垫群相距一第四距离，而第三距离及第四距离均大于第一距离及第二距离。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术提供一种格状阵列(grid array)封装体(package)及形成此种封装体的方法，特别是一种增加接地平面电连接通路的球格阵列封装体与形成此种封装体的方法。
技术介绍
集成电路(IC，Integrated Circuit)以其强大的信息处理功能及轻巧的体积，早已成为数字时代不可或缺的产品。从信息家电、个人电脑到处理繁杂讯号的中央数据交换系统等等，无不可见集成电路的踪迹。一般来说，集成电路都封装于一个封装体中。这个封装体可以保护集成电路中微小脆弱的电子电路，同时也提供集成电路电连接至外部电路的途径，使该集成电路能由外部电路取得电源供应，与外部电路交换信息，并将接地的电流传导至外部电路。此外，封装体也提供集成电路一个散热的介面。尤其对今日的集成电路来说，其内部晶体管、逻辑门的个数都非常多，集成电路运作的时钟频率也很高，如何消散集成电路运作时产生的大量热量，也是封装体设计时的重要考虑。请参考图1，图1为传统的四层板球格阵列封装体10用于封装一集成电路12的结构示意图。封装体10包括一基板(substrate)14，集成电路12即安置在基板14的上表面11。基板14中有四层可导通电流的导体层，分别是连接垫(bonding pad)层16、第一内导线层18、第二内导线层20与接触垫(contactpad)层22。集成电路12上设有晶片垫(die pad)30，并以导电线40、42、44分别与分布在基板14上表面11的导电接环(bonding ring)32、指状接点(bonding finger)34电连接。而导电接环32与指状接点34会再分别经由导线(trace)17电连接至导通孔(via hole)26，并以各导通孔26电连接至第一或第二内导线层18或20。为避免这些导通孔26错误地电连接至不应电连接的第一或第二内导线层18、20，第一及第二内导线层18、20均开有以介电材料28填充的间隙，让导通孔26通过而不与之电连接。最后，在接触垫层22上设有多个接触垫(ball pads)24，以走线17电连接至导通孔26，而这些接触垫24上则分布有锡球(solder ball)36，用来与外部电路电连接。集成电路12对外部电路电连接的途径，即先由集成电路12上的晶片垫30，经由导电线40、42、44分别连接到导电接环32、指状接点34，再经由走线17至导通孔26，经过或电连接第一及第二内导线层，最后到达接触垫层22，经由走线17电连接至各接触垫24，并由各接触垫24上的锡球36，电连接至外部电路。通常，封装体10中用于接地的电连接途径都会经过第一内导线层18，故第一内导线层18也被称为接地平面(ground plane)。同样，封装体10中导通至外部电路电源的电连接途径会经过第二内导线层，故第二内导线层被称为电源平面(power plane)。请参考图2。图2为传统的封装体10的底视图。由图2中可看出，锡球36依所电连接接触垫分布位置的不同可分类为三群，由中间向外分别是中央阵列、中间接触垫群与外阵列。中央阵列由接地锡球48构成。顾名思义，接地锡球48是用来提供封装体10电连接至外部电路接地端(ground)的途径。中间接触垫群则由电源锡球46组成，用来提供封装体10电连接至外部电路电源的途径。中央阵列的接地锡球48不但提供封装体10接地的电连接途径，更提供集成电路12一个散热的途径。因为导电材料的导热特性通常也很好，导电通路也成为封装体10主要的散热途径。若封装体10只有最外圈的外阵列锡球，则由封装体10中央的集成电路12到外圈的外阵列距离已太长而影响封装体10散热的效率。加上中央阵列的接地锡球48后，位于封装体10中央的集成电路12可直接由中央阵列将多余的热量传导至外部电路，加速封装体10散热的效率。为了提供稳定的电源供应，封装体10以中间接触垫群的电源锡球46作为电连接至外部电路电源的途径。虽然封装体10有优选的散热效率，但中间接触垫群的存在会影响接地平面的完整，使接地平面中央部分与周围部分的电流通路变得窄小。为详细说明此点，请参考图3。图3为封装体10第一内导线层18的示意图，也就是接地平面。接地平面的周围部分47上设有多个接触导通孔31(提供电连接至此接地平面的途径)及未接触导通孔33(让其他未电连接此接地平面的导通孔通过)。正如前面所提到的，为了要让电连接至中间接触垫群的导通孔26通过，在第一内导线层18上对应导通孔26的位置必须以介电材料28形成通道。因为中间接触垫群的电源锡球50包围在中央阵列接地锡球48的周围，在第一内导线层18上的介电材料28也以环形环绕接地平面的中央部分49，使得中央部分49与周围部分47仅能以狭小的电连接通道43相通。密集的介电材料28会妨碍接地平面中央部分49至周围部分47的电流流动；而电流阻滞会引发不可预期的电磁现象，影响集成电路12的运作。接地平面的电流因阻滞而不稳定的现象也会反馈至集成电路12，造成集成电路12误动作。接地平面的电流受阻，热流传导的途径同样也会受阻，影响封装体10的散热效率。
技术实现思路
因此，本专利技术的主要目的在于提供一种增加接地平面电连接通路的球格阵列封装体与形成此种封装体的方法，以改善传统的封装体接地平面受电路导通切割的缺点。本专利技术提供一种格状阵列封装体，其包含有一具有一上表面与一下表面的基板，该基板的下表面上包括有一中央阵列(center array of contact pads)，其包含有多个接触垫(contactpad)，其中二最相邻的接触垫相距一第一距离；一外阵列(outer array of contact pads)，其包含有多个接触垫(contactpad)，其中二最相邻的接触垫相距一第二距离；以及一中间接触垫群(middle group of contact pads)，其包含有至少一接地接触垫，用来提供该封装体电连接至地端(ground)的途径；其中该中间接触垫群是设于中央阵列及外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于该第一距离及该第二距离。附图说明图1为传统的球格阵列封装体的结构示意图。图2为图1封装体的底视图。图3为图1封装体第一内导线层的示意图。图4为本专利技术球格阵列封装体的结构示意图。图5为本专利技术球格阵列封装体的底视图。图6为图4封装体第一内导线层的示意图。图中符号说明50本专利技术封装体 51上表面52集成电路54基板 55下表面56连接垫层 57导线58第一内导线层 60第二内导线层62接触垫层 64接触垫66导通孔 68介电材料70晶片垫 72导电接环74指状接点 76锡球80、82、84导电线路92接地锡球 94电源锡球96第一距离 98第二距离97第三距离 99第四距离100中央部分102周围部分104电连接通道 131接触导通孔133未接触导通孔具体实施方式在以下所讨论的本专利技术实施例中，是以四层板球格阵列封装体为例。请参考图4。图4为本专利技术以四层板球格阵列封装体50为例，用于封装一集成电路52的结构示意图。封装体50包含一基板(substrate)54，集成电路52即安置在基板54的上表面51。基板本文档来自技高网...
【技术保护点】
一种格状阵列封装体，其包含有：一具有一上表面与一下表面的基板，该基板的下表面上包括有：一中央阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第一距离；一外阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第二距离；以及 一中间接触垫群，其包含有至少一接地接触垫，用来提供该封装体电连接至地端的途径；其中该中间接触垫群是设于中央阵列及外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于 该第一距离及该第二距离。
【技术特征摘要】
1.一种格状阵列封装体，其包含有一具有一上表面与一下表面的基板，该基板的下表面上包括有一中央阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第一距离；一外阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第二距离；以及一中间接触垫群，其包含有至少一接地接触垫，用来提供该封装体电连接至地端的途径；其中该中间接触垫群是设于中央阵列及外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于该第一距离及该第二距离。2.如权利要求1所述的封装体，其中该中间接触垫群中的各个角落的接触垫均是接地接触垫。3.如权利要求1所述的封装体，其中该中间接触垫群中包含有多个电源接触垫，用来提供该封装体电连接至电源的途径。4.如权利要求1所述的封装体，其内设有一集成电路，植于该基板的上表面。5.如权利要求1所述的封装体，其另包含有多个锡球，附着于该基板的下表面上的多个接触垫。6.一种形成格状阵列封装体的封装方法，其包含有形成一具有一...
【专利技术属性】
技术研发人员：张文远，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。