具有经图案化接地平面的电感器制造技术

本发明专利技术描述一种具有经图案化接地平面的电感器。在一种设计中，所述电感器包括形成于第一层上的导体以及形成于位于所述导体下方的第二层上的经图案化接地平面。所述经图案化接地平面具有开放的中心区域和与所述导体的形状匹配的形状。所述经图案化接地平面包括多个屏蔽件，例如用于八边形形状导体的八个侧面的八个屏蔽件。每一屏蔽件具有垂直于所述导体而形成的多个狭槽。将所述经图案化接地平面分割成单独的屏蔽件且在每一屏蔽件上形成狭槽有助于防止所述经图案化接地平面上的涡电流的流动，这可改进所述电感器的Ｑ。多个互连件将所述多个屏蔽件耦合到电路接地，所述电路接地可位于所述导体的中心。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及电子设备，且更具体地说，涉及一种用于集成电路(IC)或印刷 电路板(PCB)的电感器。
技术介绍
随着IC工艺技术的现代进步，有可能制造用于例如无线通信、连网、计算等各种 应用的射频IC (RFIC)。这些RFIC可包括模拟电路块，其先前是用庞大的离散电路组件实施 的。通过在RFIC上实施模拟电路块，可实现某些益处，例如较小尺寸、较低成本和改进的可靠性。许多模拟电路块利用电感器来执行所要功能且/或实现所要性能。举例来说，滤 波器、谐振器槽电路和阻抗匹配网络可包括电感器以获得所要电路响应。对于一些应用 (例如，用于压控振荡器(VCO)的谐振器槽电路)来说，需要具有高质量因子(Q)的电感器， 以便获得所述VCO的良好性能。然而，可能归因于如下文所描述的各种类型的损耗而难以 获得高Q。这种情况在许多无线通信系统所使用的高频率下可能尤其成立。
技术实现思路
本文中描述具有经图案化接地平面且在高频率下具有较高的Q和良好性能的电 感器。经图案化接地平面是具有蚀刻出来的部分的图案的接地平面，这与不具有任何蚀刻 出来的部分的实心接地平面形成对比。在一种设计中，所述电感器包括形成于第一层上的导体和形成于位于所述导体下 方的第二层上的经图案化接地平面。所述经图案化接地平面可具有开放中心区域和与所述 导体的形状匹配的形状。所述经图案化接地平面可包括多个屏蔽件。在一种设计中，所述 导体具有带有八个侧面的八边形形状，且所述经图案化接地平面具有用于所述导体的所述 八个侧面的八个屏蔽件。每一屏蔽件具有垂直于所述导体的多个狭槽。将所述经图案化接 地平面分割成单独的屏蔽件且在每一屏蔽件上形成狭槽有助于防止所述经图案化接地平 面上的涡电流的流动，这可改进电感器的Q。多个互连件将所述多个屏蔽件耦合到电路接 地，所述电路接地可位于所述经图案化接地平面的中心。具有经图案化接地平面的电感器可用于例如VC0、低噪声放大器(LNA)等各种电 路块。下文进一步详细描述本专利技术的各种方面和特征。附图说明图1展示VCO的示意图。图2展示不具有任何遮蔽的电感器的俯视图。图3展示具有经图案化接地平面的电感器的俯视图。图4展示经图案化接地平面的一部分的更详细俯视图。图5展示具有经图案化接地平面的电感器的侧视图。图6展示具有经图案化接地平面的电感器Q的改进。图7展示使用护环和经图案化接地平面来隔离。图8展示用不同隔离机构实现的隔离的曲线。图9展示用于形成具有经图案化接地平面的电感器的工艺。图10展示无线装置的框图。具体实施例方式图1展示VCO 100的设计的示意图。在此设计中，VCO 100包括放大器(AMP) 110 和谐振器槽电路120，所述谐振器槽电路120由电感器130和可变电容器(变容二极管)140 组成。放大器110提供振荡所需要的信号增益。放大器110和谐振器槽电路120共同提供 振荡所需要的360°相移。VCO 100提供具有频率f。s。的振荡器信号(Osc)。振荡频率f。s。 主要由电感器130的电感和变容二极管140的电容决定。VCO 100的所有组件(包括电感 器130)可制造于RFIC上以获得各种益处，例如较小尺寸、较低成本和改进的可靠性。图2展示可在RFIC上实施的芯片上电感器200的俯视图。电感器200可用于图 1中的电感器130。电感器200包括具有八边形形状的1匝导体210。一般来说，电感器可 具有任何匝数和任何形状，例如正方形、矩形、六边形、八边形、圆形等。八边形形状可提供 良好的Q且易于实施。导体210的宽度、匝数和匝之间的间距可基于例如电感器200的所要电感和Q等 各种因子来选择。导体210可用各种类型的导电材料制造，例如(i)位于金属层上的低损 耗金属(例如，铜)，(ii)位于金属层下方的层上的有损金属(例如，铝)，或(iii)某一其 它材料。如果导体210是用低损耗金属制造，那么可针对电感器200实现较高的Q。较小尺 寸电感器200可制造于有损金属层上，因为可应用不同IC设计规则。芯片上电感器200可能由于硅衬底损耗而具有较低的Q，所述硅衬底损耗可能由 硅的电阻率引起。硅衬底损耗可包括磁损耗和电损耗。磁损耗可能由硅上所感应的涡电流 引起。电损耗可能由硅的电阻引起。硅衬底损耗在高频率下可能更严重，且可为限制在4 到12千兆赫(GHz)的范围内操作的VCO的Q的主要促成因素。芯片上电感器200也可具有相对较大的尺寸，且可能较易受到衬底噪声影响。衬 底上的噪声可耦合到导体210，且使导体中的信号的质量降级。护环可形成于导体210周围 以较少衬底耦合。然而，护环可能不能够提供充分的衬底隔离。为减轻硅衬底损耗且改进衬底隔离，可在导体210下方形成实心接地平面。此实 心接地平面可通过在接地平面而非衬底处终止来自导体210的电场来改进电损耗。实心接 地平面也可改进衬底隔离且减少衬底噪声耦合。然而，如果实心接地平面是用低损耗金属 形成，那么来自导体210的磁场可能被阻断，这可能增加磁损耗，且不利地影响电感器200 的性能。相反，如果实心接地平面是用例如多晶硅等有损材料形成，那么磁场可更容易地穿 过实心接地平面，这可降低磁损耗。然而，有损接地平面不能有效地阻止电场在衬底处终 止。图3展示具有经图案化接地平面320的电感器300的设计的俯视图。电感器300 可用于图1中的电感器130。在此设计中，电感器300包括1匝导体310，其具有八边形形 状且在图3中由粗虚线展示。八边形形状的大小和导体310的宽度可经选择以获得电感器300的所要电感和Q。经图案化接地平面320可经设计以实现以下功能 终止来自导体310的电场，以及 允许磁场穿过经图案化接地平面320。经图案化接地平面320包括各种特征以实现以上功能。在图3中所示的设计中，经图案化接地平面320实质上形成于导体310下方，且可 因此遮蔽电场使其无法去往衬底。这可接着降低电损耗且还提供衬底噪声的隔离。经图案 化接地平面320可具有略大于导体310的形状，以便在导体的边缘处俘获边缘电场。经图 案化接地平面320不覆盖导体310的中心区域。这可允许磁场自由穿过中心区域，且因此 可降低磁损耗。电感器300的磁场可类似于图2中的不具有任何接地平面的电感器200的 磁场，且即使具有经图案化接地平面320，也可维持良好的磁场分布。因此，即使存在经图案 化接地平面320，电感器300的电感和串联电阻也可几乎不改变。中心区域中不需要接地平 面来终止电场，电场实质上从导体310向下行进到位于下方的经图案化接地平面。来自在导体310上流动的电流的磁场可在经图案化接地平面320上引起涡电流。 经图案化接地平面320上的涡电流可减小电感器300的电感，且降低电感器300的Q。因 此，需要防止或减少经图案化接地平面320上的涡电流的流动。在图3中所示的设计中，将经图案化接地平面320分割成用于导体310的八个侧 面的八个单独屏蔽件330a到330h。所述八个屏蔽件330a到330h是通过位于经图案化接 地平面320的八个隅角附近的八个切口 334而彼此电隔离。将经图案化接地平面320分割 成单独的屏蔽件330a到330h有助于防止涡电流流经所述经图案化接地平面。所述八个屏蔽件330a到33本文档来自技高网...

【技术保护点】
一种设备，其包含：导体，其形成于第一层上；以及经图案化接地平面，其形成于位于所述导体下方的第二层上，所述经图案化接地平面具有开放的中心区域且包含多个屏蔽件，每一屏蔽件具有多个狭槽。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：靳彰，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[]