一种半导体器件的形成方法技术

一种半导体器件的形成方法，包括步骤：提供一半导体衬底，在所述半导体衬底上形成层间介电层；在所述层间介电层上形成第一光刻胶层并图形化，形成开口图形；以第一光刻胶层为掩膜，沿开口图形刻蚀至半导体衬底，形成开口；去除第一光刻胶层；在所述层间介电层上形成超低k介电层，并填充满开口；平坦化超低k介电层至露出层间介电层；在所述超低k介电层上形成第二光刻胶层，并形成沟槽或通孔图形；以第二光刻胶层为掩膜刻蚀超低k介电层，形成沟槽或通孔。本发明专利技术的半导体器件形成方法，可以减少在刻蚀、去光阻过程中对超低k介电层的损伤，从而减小超低k介电层k值发生漂移及电容发生大幅变化，提高半导体器件的稳定性和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别是。
技术介绍
随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。在现有形成铜布线或导电插塞的过程中，通过刻蚀介电层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介电层(所述超低k为介电常数小于等于2. 5)。现有在形成导电插塞时采用超低k介电层的过程如图1至4所示参考图1，提供半导体衬底1，所述半导体衬底1上形成有如晶体管、电容器、金属布线层等结构；在半导体衬底1上形成刻蚀阻挡层2 ；在刻蚀阻挡层2上形成超低k介电层 3 ；在超低k介电层3上形成抗反射层4(B本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：