制造阵列基板的方法技术

一种制造阵列基板的方法包括：在包括在像素区域中的晶体管区域的基板上形成第一金属层；在第一金属层上形成栅绝缘层、多晶硅的有源层；在基板整个表面上形成第二金属层；构图第二和第一金属层形成栅线、有源层上的蚀刻阻止部以及栅极，栅线接触栅极一端；形成在栅线上含开口的层间绝缘层，开口对应蚀刻阻止部并被分为暴露有源层两边的第一和第二半导体接触孔；在层间绝缘层上形成掺杂非晶硅的通过第一和第二半导体接触孔接触有源层的两边的第一和第二欧姆接触层、分别在第一和第二欧姆接触层上的源极和漏极以及交叉栅线以限定像素区域并连接源极的数据线；去除蚀刻阻止部被源极与漏极间暴露的部分；以及在像素区域形成接触漏极的像素电极。

【技术实现步骤摘要】

本专利技术涉及一种阵列基板，尤其涉及一种制造具有出色迁移率特性并能减小寄生电容的阵列基板的方法。
技术介绍
随着社会已经坚定地步入信息时代，引入了具有外形薄、重量轻和能耗低等优异性能的平板显示装置。在这些装置中，有源矩阵型液晶显示(LCD)装置由于具有高对比度和适于显示动态图像的特性，已取代阴极射线管(CRT)而广泛用于笔记本电脑、监视器、TV等。另一方面，有机电致发光显示(OELD)装置也因其高亮度和低驱动电压而得到广泛使用。此外，因为OELD装置是自发光型，所以OELD装置能够实现高对比度、薄外形和快速响应时间。IXD装置和OELD装置均需要在每个像素中设置薄膜晶体管(TFT)作为开关元件来控制像素开启和关闭的阵列基板。图1是示出现有技术的阵列基板的一个像素区域的截面图。在图1中，在基板11 上且在像素区域“P”内的将要形成TFT “Tr”的开关区域“TrA”中形成有栅极15。沿第一方向形成有与栅极15连接的栅线(未示出)。在栅极15和栅线上形成有栅绝缘层18。在栅极绝缘层18上且在开关区域“TrA”中形成有半导体层观，半导体层观包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。在半导体层观上且在开关区域“TrA”中形成有源极36和漏极38。源极36与漏极38间隔开。沿第二方向形成有与源极36连接的数据线33。数据线33与栅线交叉以限定像素区域“P”。栅极15、栅绝缘层18、半导体层观、源极36和漏极38组成了 TFT “Tr”。形成有包括漏极接触孔45的钝化层42以覆盖TFT"Tr”。在钝化层42上，形成有通过漏极接触孔45与漏极38连接的像素电极50。在图1中，在数据线33的下方形成有分别由与欧姆接触层26和有源层22的材料相同的材料形成的第一图案27和第二图案23。在TFT “Tr”的半导体层观中，本征非晶硅的有源层22具有厚度差。就是说，有源层22在欧姆接触层沈的下方具有第一厚度“tl”，在中部处具有第二厚度“t2”。第一厚度“tl”与第二厚度“t2”不同(tl Φ t2)。有源层22中的厚度差降低了 TFT “Tr”的特性。 有源层22中的厚度差源于以下参照图2A至图2E解释的制造工艺。图2A至图2E是表示现有技术的阵列基板的制造工艺的截面图。为了便于解释， 没有示出有源层的下方的栅极和栅绝缘层。在图2A中，在基板11上依次形成本征非晶硅层20、掺杂非晶硅层对和金属层30。 然后，通过涂布光刻胶(PR)材料在金属层30上形成光刻胶(PR)层(未示出)。使用曝光掩模将ra层曝光并显影，从而形成具有第三厚度的第一 ra图案91以及具有比第三厚度小的第四厚度的第二 I3R图案92。第一 ra图案91覆盖金属层30的形成有源极和漏极的部分，第二ra图案92覆盖源极和漏极之间的空间。第一 ra图案91位于第二 ra图案92的两边。金属层30的其他部分暴露。在图2B中，使用第一图案91和第二 ra图案92作为蚀刻掩模来蚀刻暴露的金属层 30 (图2A)以及暴露的金属层30的下方的掺杂非晶硅层24 (图2A)和本征非晶硅层20 (图 2A)。结果，在基板11上形成有源层22、掺杂非晶硅图案25和源极-漏极图案31。在图2C中，在第一图案91和第二 ra图案92(图2B)上进行灰化工艺，从而去除具有第四厚度的第二 I3R图案92。第一 ra图案91被部分去除，从而在源极-漏极图案31 上形成具有比第一 I3R图案91的厚度小的厚度的第三ra图案93。通过去除第二 ra图案 92暴露源极-漏极图案31的中部部分。在图2D中，将源极-漏极图案31(图2C)的暴露的中部部分蚀刻，从而形成彼此隔开的源极36和漏极38。结果，通过源极36和漏极38暴露掺杂非晶硅图案25的中部部分。在图2E中，在掺杂非晶硅图案25(图2D)上进行干法蚀刻工艺，从而去除掺杂非晶硅图案25。结果，在源极36和漏极38的下方形成欧姆接触层26。在这种情况下，干法蚀刻工艺进行相当长的时间，以完全去除通过源极36和漏极 38之间的空间暴露的掺杂非晶硅图案25。结果，通过干法蚀刻工艺部分去除了在去除的掺杂非晶硅图案25的下方的有源层22的中部部分，从而有源层22具有厚度差(tl Φ t2)。 如果干法蚀刻工艺不进行足够长的时间，则掺杂非晶硅图案25部分残留在有源层22上，从而严重降低了 TFT“Tr”(图1)的特性。在有源层22中的厚度差是上述阵列基板的制造工艺的不可避免的结果。此外，因为在干法蚀刻工艺过程中部分去除有源层22，所以成为有源层22的本征非晶硅层20应形成为具有在1000埃以上的足够厚度，以致在生产成本和制造时间上具有缺点。TFT是阵列基板非常重要的元件。TFT位于每个像素区域中并与栅线和数据线相连，从而信号通过TFT选择性地被提供给每个像素区域中的像素电极。遗憾的是，因为TFT 的有源层由本征非晶硅形成，所以存在一些问题。例如，当光照射在有源层上或给有源层施加电场时，有源层变为亚稳态，使得在TFT的安全性上存在问题。此外，因为本征非晶硅的有源层在沟道中具有相对低的载流子迁移率，例如0. Icm2A · s 1. Ocm2A · s，所以包括本征非晶硅的有源层的TFT不适于OELD装置的驱动元件。为了解决这些问题，提出了包括多晶硅的有源层的TFT，所述多晶硅是通过使用激光束的结晶工艺从本征非晶硅结晶得到的。然而，参照图3，图3示出用于现有技术的阵列基板的包括多晶硅的半导体层阳的TFT “Tr”的截面图，半导体层55包括第一区域5 和在第一区域5 两边的第二区域55b。应当在半导体层55的第二区域5 中掺杂高浓度杂质。因此，需要进行用于第二区域5 的掺杂工艺和用于该掺杂工艺的注入装置，以致大大增加了生产成本。此外，需要新的生产线
技术实现思路
因此，本专利技术涉及一种基本上克服了由于现有技术的限制和缺陷而导致的一个或多个问题的。在下面的描述中将阐明本专利技术的其它特征和优点，这些特征和优点的一部分从下面的描述将是显而易见的，或者可从本专利技术的实施获悉。通过书面描述、权利要求以及附图中具体指出的结构可实现和获得本专利技术的这些目的和其他优点。为了实现这些和其他优点并根据本专利技术的目的，如在此具体和概括描述的，提供了一种，所述方法包括在包括位于像素区域中的晶体管区域的基板上形成第一金属层；在所述第一金属层上形成栅绝缘层，并在所述栅绝缘层上形成多晶硅的有源层，所述栅绝缘层和所述有源层设置在所述晶体管区域中；在包括所述有源层的基板的整个表面上形成第二金属层；通过构图所述第二金属层和所述第一金属层形成栅线、 蚀刻阻止部和栅极，所述栅极设置在所述晶体管区域中，并在所述栅绝缘层的下方，所述蚀刻阻止部设置在所述有源层上，所述栅线与所述栅极的一端接触；形成设置在所述栅线上并包括开口的层间绝缘层，其中所述开口与所述蚀刻阻止部对应，从而将所述开口分为分别暴露所述有源层的两边的第一半导体接触孔和第二半导体接触孔；在所述层间绝缘层上形成掺杂非晶硅的第一欧姆接触层和第二欧姆接触层、源极、漏极和数据线，所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述有源层的两边接触，所述源极和所述漏极分别设置在所述第一欧姆接触层和所本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔熙东，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：