时钟控制电路和使用时钟控制电路的半导体存储装置制造方法及图纸

技术编号:7363614 阅读:144 留言:0更新日期:2012-05-26 22:07
本发明专利技术涉及一种半导体存储装置的内部时钟频率控制电路,包括:模式寄存器组,被配置为接收模式寄存器组控制信号和输出模式寄存器组信号;延迟单元,被配置为当在模式寄存器组信号被激活后经过了预定周期时产生使能信号;分频命令译码器,被配置为当所述使能信号被激活时,接收同步命令并对同步命令进行译码以产生分频开始信号;以及分频选择单元,被配置为接收具有第一频率的输入时钟,并输出具有第二频率的选择时钟,其中,第二频率的值依赖于分频开始信号的电平而实质上等于第一频率的值或小于第一频率的值。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路,更具体而言涉及时钟周期控制电路和包括所述时钟周期控制电路的半导体存储装置。
技术介绍
诸如半导体存储装置的半导体装置通常与从外部提供的外部时钟同步地操作。为了半导体存储装置的更加高速的操作,应当增加外部时钟的频率。因此半导体存储装置被设计成与具有高频率的时钟同步地操作。基本上,半导体存储装置所接收的所有外部信号诸如数据、命令和地址应当与外部时钟同步。与外部时钟同步输入的数据、命令和地址的建立和保持余量可能随着时钟频率的增加而降低。为了半导体存储装置的正确操作,有必要保证这些外部信号的建立和保持余量。
技术实现思路
因此,需要一种内部时钟频率控制电路和使用所述内部时钟频率控制电路的半导体装置,其能够增加从所述半导体装置的外部输入的命令和地址的建立和保持余量。然而, 应当理解的是,本专利技术的一些方面并不一定克服了这种问题。在以下的描述中,一些方面和实施例将变得清楚。应当理解的是,这些方面和实施例仅是示例性的,并且从广义上来说,在不具备这些方面和实施例中的一个或更多个特征的情况下也能实施本专利技术。在本专利技术的一个示例性实施例中,一种半导体装置的时钟控制电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员:具岐峰
申请(专利权)人:海力士半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术