一种形成存储器件的方法技术

一种形成存储器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上；在所述浮栅、控制栅的两侧形成侧墙；在所述浮栅、控制栅一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；去除部分或全部硬化层；去除所述光刻胶层和侧墙；形成擦除栅，所述擦除栅位于所述源区上。由于硬化层被全部或者部分去除，因此可以避免现有技术中存在的控制栅和浮栅倒塌的现象。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的形成方法，尤其涉及。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存中的分离栅存储器具有很多优点，例如可以避免漏电流而导致的过擦除问题，具有低编程电压，而且编程效率高。然而，随着半导体工艺的发展，半导体器件尺寸越来越小，传统的形成分离栅存储器的方法容易造成浮栅和控制栅倒塌。图Ia 图If为现有技术的形成分离栅存储器的方法，包括，提供半导体衬底10，在该半导体衬底10上形成隧穿氧化层11 (参考图la)；在所述隧穿氧化层11上形成浮栅12、控制栅13，以及位于浮栅 12、控制栅13两侧的侧墙14，所述浮栅12和控制栅13之间具有绝缘层进行电学隔离(参考图lb)；在浮栅12、控制栅13—侧的衬底上形成光刻胶层15，该光刻胶层15覆盖部分控制栅13，以光刻胶层15、控制栅13以及侧墙14为掩膜对半导体衬底10进行离子注入形成源区16 (参考图Ic)；灰化光刻胶层15 (参考图Id)；在去除光刻胶层15后，利用湿法刻蚀去除侧墙14 (参考图Ie)；形成擦除栅17、选择栅18以及漏区19 (参考图If)。采用以上所述的现有技术的形成存储器件，专利技术人发现其合格率不高。现有技术中公开了许多形成存储单元的方法，例如申请号为“2006101^199.3”的中国专利申请公开的分离栅极式存储单元及其形成方法，专利技术人均发现采用其制作方法形成的存储单元成品率不高。
技术实现思路
本专利技术解决的问题是提供一种形成分离栅存储器的方法，以提高分离栅存储器的成品率。为解决上述问题，本专利技术提供，包括提供半导体衬底；在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上；在所述浮栅、控制栅的两侧形成侧墙；在所述浮栅、控制栅一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；去除部分或全部硬化层；去除所述光刻胶层和侧墙；形成擦除栅，所述擦除栅位于所述源区上。可选的，所述去除部分或全部硬化层包括在温度为20°C 30°C、偏置功率为 IOOw 200w条件下，利用纯氧等离子体刻蚀去除部分或全部硬化层。可选的，所述去除所述光刻胶层包括在温度为250°C 270°C条件下，利用纯氧等离子体灰化去除所述光刻胶层。可选的，所述在所述半导体衬底上形成浮栅、控制栅包括在所述半导体衬底上形成第一介质层；在所述第一介质层上形成第一导电层； 在所述第一导电层上形成第二介质层；在所述第二介质层上形成第二导电层；图形化所述第一介质层、第一导电层、第二介质层和第二导电层，形成浮栅、控制栅，其中，所述第一导电层对应形成浮栅，所述第二导电层对应形成控制栅。可选的，还包括形成漏区。可选的，还包括形成选择栅，所述选择栅和所述擦除栅分别位于所述浮栅、控制栅的两侧；所述漏区位于所述衬底内，且位于所述选择栅相对于源区的相对侧。可选的，所述形成擦除栅、形成选择栅包括在所述衬底、浮栅、控制栅形成的表面上形成第三介质层，在所述第三介质层上形成第三导电层；图形化所述第三介质层、第三导电层形成擦除栅、选择栅。可选的，所述漏区形成于衬底内，且位于所述浮栅、控制栅相对于源区的相对侧；所述形成擦除栅包括在所述衬底、浮栅、控制栅形成的表面上形成第四介质层，在所述第四介质层上形成第四导电层；图形化所述第四介质层、第四导电层形成擦除栅。可选的，所述去除侧墙包括在去除所述部分或全部硬化层后，去除与所述光刻胶层相对的侧墙；在去除所述光刻胶层后，去除与所述光刻胶层同侧的侧墙。可选的，所述去除侧墙所用的方法为湿法刻蚀。与现有技术相比，本专利技术具有以下优点在去除光刻胶层之前，首先部分或全部去除光刻胶层在离子注入过程中形成的硬化层，这样在之后高温去除光刻胶层的过程中，由于硬化层被全部或者部分去除，因此可以避免现有技术中存在的控制栅和浮栅倒塌的现象。附图说明图Ia 图If是现有技术形成存储器件方法的剖面结构示意图；图Ig为图Ic中离子注入工艺中形成硬化层的剖面结构示意图；图2是图Ia 图If的方法形成的存储器件出现控制栅和浮栅倒塌现象示意5图3是本专利技术形成存储器件方法的流程示意图；图如 图41是本专利技术第一具体实施例的形成存储器件方法的剖面结构示意图；图5为本专利技术第二具体实施例的存储器件剖面结构示意图；图6为本专利技术第三具体实施例的存储器件剖面结构示意图。具体实施例方式如前所述，专利技术人发现采用上述现有技术形成的存储器成品率不高，经过研究发现是由于堆叠栅20的倒塌所致；再经过进一步的研究，发现是在灰化去除光刻胶过程中堆叠栅20容易出现倒塌。基于这些研究，专利技术人创造性发现，以光刻胶层15以及侧墙14为掩膜对半导体衬底10进行离子注入形成源区16的过程中，光刻胶层15的顶部由于离子注入而被碳化形成硬化层151(参考图Ig)，在灰化去除硬化层151以及光刻胶层15，由于灰化时需要使用250°C以上的高温灰化才可以去除光刻胶层15，然而由于硬化层151的存在，在高温灰化去除光刻胶层15和硬化层151时，控制栅和浮栅堆叠在一起形成的堆叠栅20与硬化层151、光刻胶层15在250°C高温下由于具有大的张力差，因此容易造成堆叠栅20的倒塌，请参考图2，其中，图2所示的存储器件，相邻的两个存储单元共用一个擦除栅18。随着半导体器件越来越往小的方向发展，堆叠栅20更容易出现倒塌，从而影响存储器件的成品率。基于上述技术问题产生的原因，本专利技术提出新的形成存储器件的方法，在去除光刻胶层之前，首先部分或全部去除光刻胶层在离子注入过程中形成的硬化层，这样在之后高温去除光刻胶层的过程中，由于硬化层被全部或者部分去除，减小了硬化层、光刻胶层与堆叠栅(控制栅和浮栅)的张力差对堆叠栅造成的影响，因此可以避免或减少现有技术中存在的控制栅和浮栅倒塌的现象。为了使本领域技术人员可以更好的理解本专利技术的实质，下面结合附图对本专利技术的具体实施例做详细说明。图3是本专利技术具体实施方式的形成存储器件方法的流程示意图，参考图3，本专利技术形成存储器件的方法包括步骤S 1，提供半导体衬底；步骤S2，在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上并与浮栅之间具有绝缘层进行电学隔离；步骤S3，在所述浮栅、控制栅的两侧形成侧墙；步骤S4，在所述浮栅、控制栅的一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；步骤S5，以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；步骤S6，去除部分或全部硬化层；步骤S7,去除所述光刻胶层和侧墙；步骤S8，形本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周儒领，张庆勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：