本发明专利技术涉及一种铜填充硅通孔的制作方法，包括以下步骤：在硅晶片表面形成硅通孔；在上述结构表面沉积绝缘层；接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；将硅晶片浸入含铜离子的稀释氢氟酸溶液中５－６００秒，在硅通孔的底部形成铜种子层；采用化学镀铜工艺，在铜种子层上填充铜；去除晶片上表面的铜、阻挡层和绝缘层；研磨晶片的下表面减薄至硅通孔的底部并去除铜的种子层。本发明专利技术采用硅通孔底部的种子层，通过化学镀铜完成铜的填充，消除了硅通孔中的孔隙，提高可靠性，同时节约成本。
【技术实现步骤摘要】
本专利技术涉及半导体领域，特别涉及一种。
技术介绍
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。现有的集成度提高主要是采取减小最小特征尺寸，例如最小特征尺寸为90纳米、最小特征尺寸为45纳米、最小特征尺寸为32纳米、最小特征尺寸为22纳米，使得在给定的区域能够集成更多的元件。但上述的减小最小特征尺寸在实质上基本都是二维OD)集成，具体地说就是被集成的元件都位于半导体晶圆(wafer)的表面，但是随着集成电路技术进入32纳米甚至22纳米技术平台之后，系统复杂性、设备投资成本等方面急剧上升。为此，利用现代电子封装技术实现高密度的三维(3D)集成，成为了微电子电路(包括MEMS)系统级集成的重要技术途径。在众多的3D封装技术中，硅通孔(Through-Silicon-Via，TSV)技术成为现在研究的热点，硅通孔技术具有如下优势互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著的减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成， 密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期硅通孔能够降低芯片功耗大约40%。硅通孔技术的难点在于硅通孔的刻蚀和填充，这主要是由于硅通孔的高深宽比所造成的。目前硅通孔的填充(Via Fill)包括如图Ia所示，在硅晶片200上形成硅通孔201，如图lb、Ic所示，在上述结构表面依次淀积绝缘层202 (Insulation Layer)、阻挡层203(Barrier Layer)和晶种层204(ked Layer)，如图Id所示接着进行铜的电镀填充 (Copper Electroplating)，形成铜层205，如图Ie所示，化学机械研磨去除硅晶片下表面的多余电镀铜，后续做重新分布引线(Redistribution Layer)电镀、金属层蚀刻与凸块制作。其中，填充材料可分为多晶硅、铜、钨和高分子导体等材料；而填充技术可使用电镀、化学气相沉积、高分子涂布等方法。其中铜的电镀由于是在晶片的表面、硅通孔的侧壁和底部同时进行的，经常会在其中形成孔隙，从而影响器件的可靠性。寻找一种纯粹的底部向上的铜的生长方式成为一种迫切的需求。
技术实现思路
本专利技术的目的是提供一种，以消除硅通孔中的孔隙，提高器件可靠性。本专利技术的技术解决方案是一种，包括以下步骤在硅晶片表面形成硅通孔；在上述结构表面沉积一层绝缘层；接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通3孔底部的阻挡层和绝缘层；将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；采用化学镀铜工艺，在铜种子层上填充铜；去除晶片上表面的铜、阻挡层和绝缘层；研磨晶片的下表面减薄至硅通孔的底部并去除铜的种子层。作为优选所述硅通孔的直径为1-50微米，所述硅通孔的深度为10-500微米。作为优选所述绝缘层的厚度为5-500埃。作为优选所述阻挡层的厚度为5-500埃。作为优选所述在硅通孔的底部形成铜种子层，化学反应方程式为 2Cu2++Si+6HF — 2Cu+SiF62、6H+。作为优选所述在上述结构表面沉积一层绝缘层采用化学气相沉积工艺。作为优选所述接着在上述结构表面沉积一层或多层阻挡层采用物理气相沉积工艺。作为优选所述阻挡层的材料为Ta和/或TaN。与现有技术相比，本专利技术在沉积阻挡层时采用穿通刻蚀工艺去除硅通孔底部的阻挡层，暴露底层硅，接着采用选择性镀铜方法在硅通孔底部的硅上形成铜的种子层，其它区域没有铜沉积，再通过化学镀铜完成铜的填充，本专利技术的制作方法为纯粹的底部向上的铜的生长方式，可消除硅通孔中的孔隙，提高可靠性，同时节约成本。附图说明图Ia-Ie是现有技术铜填充硅通孔的制作流程中各个工艺步骤的剖面图。图2是本专利技术的流程图。图3a_;3h是本专利技术制作流程中各个工艺步骤的剖面图。具体实施例方式本专利技术下面将结合附图作进一步详述在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2示出了本专利技术的的流程图。请参阅图2所示，在本实施例中，一种，包括以下步骤在步骤101中，如图3a所示，在硅晶片300表面形成硅通孔301，所述硅通孔301 的直径为1-50微米，所述硅通孔301的深度为10-500微米；在步骤102中，如图北所示，采用化学气相沉积在上述结构表面沉积一层绝缘层 302，所述绝缘层302的厚度为5-500埃；在步骤103中，如图3c所示，接着采用物理气相沉积在上述结构表面沉积一层或多层阻挡层303，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层303和绝缘层302，原理如下，在沉积一层或多层阻挡层303之后，通过对一层或多层阻挡层303进行刻蚀，由于硅通孔底部的阻挡层的厚度比硅晶片300表面的阻挡层薄，因此在将硅通孔底部的阻挡层 303和绝缘层302全部去除并溅射到硅通孔侧壁上时，硅晶片300表面和硅通孔侧壁仍有阻挡层303，得到如图3d所示的结构，所述阻挡层303的厚度为5-500埃，所述阻挡层303的材料为iTa和/或TaN ；在步骤104中，如图!Be所示，将硅晶片300浸入含铜离子的稀释氢氟酸溶液中 5-600秒，在硅通孔301的底部形成铜种子层304，所述在硅通孔301的底部形成铜种子层 304 的化学反应方程式为2Cu2++Si+6HF — 2Cu+SiF62>6H+ ；在步骤105中，如图3f所示，采用化学镀铜工艺，在铜种子层304上填充铜305 ；在步骤106中，如图3g所示，去除硅晶片300上表面的铜305、阻挡层303和绝缘层 302 ；在步骤107中，如图池所示，研磨硅晶片300的下表面减薄至硅通孔301的底部并去除铜的种子层304。本专利技术在沉积阻挡层时采用穿通刻蚀工艺去除硅通孔底部的阻挡层，暴露底层硅，接着采用选择性镀铜方法在硅通孔底部的硅上形成铜的种子层，其它区域没有铜沉积， 再通过化学镀铜完成铜的填充，本专利技术的制作方法为纯粹的底部向上的铜的生长方式，可消除硅通孔中的孔隙，提高可靠性，同时节约成本。以上所述仅为本专利技术的较佳实施例，凡依本专利技术权利要求范围所做的均等变化与修饰，皆应属本专利技术权利要求的涵盖范围。权利要求1.一种，其特征在于，包括以下步骤 在硅晶片表面形成硅通孔；在上述结构表面沉积一层绝缘层；接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；采用化学镀铜工艺，在铜种子层上填充铜；去除晶片上表面的铜、阻挡层和绝缘层；研磨晶片的下表面减薄至硅通孔的底部并去除铜种子层。2.根据权利要求1所述的，其特征在于所述硅通孔的直径为1-5本文档来自技高网...
【技术保护点】
１．一种铜填充硅通孔的制作方法，其特征在于，包括以下步骤：在硅晶片表面形成硅通孔；在上述结构表面沉积一层绝缘层；接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；将硅晶片浸入含铜离子的稀释氢氟酸溶液中５－６００秒，在硅通孔的底部形成铜种子层；采用化学镀铜工艺，在铜种子层上填充铜；去除晶片上表面的铜、阻挡层和绝缘层；研磨晶片的下表面减薄至硅通孔的底部并去除铜种子层。
【技术特征摘要】
【专利技术属性】
技术研发人员：周军，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。