硅氧化膜的成膜方法和半导体器件的制造方法技术

一种硅氧化膜的成膜方法，其包含：在将保持被处理基板（Ｗ）的保持台（３４）的表面温度保持在３００℃以下的状态下，向处理容器（３２）内供给硅化合物气体、氧化性气体及稀有气体，在处理容器（３２）内生成微波等离子体而在被处理基板（Ｗ）形成硅氧化膜的工序；向处理容器（３２）内供给氧化性气体及稀有气体，在处理容器（３２）内生成微波等离子体，对形成于被处理基板（Ｗ）上的硅氧化膜进行等离子体处理的工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别是涉及一种在半导体器件中在导电层上成膜的硅氧化膜的成膜方法，和含有这样的硅氧化膜的半导体器件的制造方法。
技术介绍
在现有技术中的以MOS (Metal Oxide Semiconductor，金属氧化物半导体)晶体管等为代表的半导体器件中，在形成栅极氧化膜等要求有高的绝缘性即优良的耐性、优良的漏泄(leak)特性的绝缘层时，通过热氧化法形成作为绝缘层的硅氧化膜。具体而言，在将作为被处理基板的硅基板加热到例如700°C左右的状态下，通过高温热CVD(ChemiCal Vapor D印osition，化学汽相淀积)形成硅氧化膜。在(日本)特开2004-336019号公报(专利文献1)中公开了通过这种热氧化法成膜硅氧化膜的方法。根据专利文献1，对通过热CVD形成的氧化膜利用将稀有气体和氧气用作处理气体的氧等离子体进行改性，再对在其上通过热CVD形成的HfSiO利用氮等离子体和氧等离子体进行改性。现有技术文献专利文献专利文献1 日本特开2004-336019号公报
技术实现思路
专利技术要解决的课题在形成诸如栅极氧化膜之类要求高绝缘性的硅氧化膜的情况下，若通过以专利文献1为代表的热CVD形成硅氧化膜时，如上所述需要将硅基板暴露于高温。这样的话，在已经由熔点较低的物质例如低熔点的金属、高分子化合物在硅基板上形成有导电层等的情况下，发生融化等问题。因此，在考虑到低熔点金属化合物、高分子化合物的情况下，需要尽可能低地设定处理温度。在这种情况下，虽然与所选择的材料也有关系，但是例如350°C左右的温度上升也有可能造成不利影响。另外，虽然为了避免这样的问题，而能够考虑到在进行热CVD的工序之前，进行低熔点金属的配线形成工序、高分子化合物的层叠工序，但是，这种半导体器件的制造工序的顺序的制约，从现今的半导体器件中的微细化和高精度化的观点出发而不予优选。本专利技术的目的在于提供一种能够在低温下形成具有高绝缘性的硅氧化膜的硅氧化膜成膜方法。本专利技术的其他目的在于提供一种能够在低温下形成包含具有高绝缘性的硅氧化膜的半导体器件的半导体器件制造方法。 用于解决课题的技术手段 本专利技术的硅氧化膜的成膜方法是在被保持在设置于处理容器内的保持台上的被处理基板形成硅氧化膜的硅氧化膜的成膜方法，其包含在将保持被处理基板的保持台的表面温度保持在300°C以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在被处理基板形成硅氧化膜的工序；和将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于被处理基板上的硅氧化膜进行等离子体处理的工序。优选保持台的表面温度为220°C以上300°C以下。还优选微波等离子体由径向线缝隙天线(RLSA =Radial Line Slot Antena)生成。作为进一步优选的一实施方式，其构成也可以为硅化合物气体包括四乙氧基硅烷(TEOS，tetraethyl orthosilicate，正硅酸乙酯，四乙基原硅酸盐)气体。另外，构成也可以为稀有气体包括氩气。另外，构成也可以为氧化性气体包括氧气。另外，该硅氧化膜的成膜方法包括接续在等离子体处理的工序之后，再次形成硅氧化膜的工序、进而再次进行等离子体处理的工序。作为进一步优选的一实施方式，是在形成硅氧化膜的工序中，硅化合物气体为 TEOS气体；氧化性气体为氧气；稀有气体为氩气；TEOS气体与氧气的有效流量比(氧气/ TEOS气体)为5.0以上10.0以下；氩气的分压比为75%以上。作为进一步优选的一实施方式，在进行等离子体处理的工序中，氧化性气体为氧气；稀有气体为氩气；使供给至处理容器内的氩气的分压比为97%以上。在本专利技术的另一方式中，半导体器件的制造方法为含有作为绝缘层的硅氧化膜和导电层的半导体器件的制造方法，其包括在设置于处理容器内的保持台上保持作为半导体器件的基底的被处理基板；在将保持被处理基板的保持台的表面温度保持在300°C以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在被处理基板形成硅氧化膜的工序；和将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于被处理基板上的硅氧化膜进行等离子体处理的工序。专利技术的效果根据本专利技术的硅氧化膜的成膜方法，即使在300°C以下的低温下，也能够形成绝缘性高的硅氧化膜。这样，能够避免在被处理基板上已经形成的低熔点的物质的融化等问题。 因此，能够适用于例如有机EUElectro Luminescence，电致发光)器件等要求高绝缘性及在低温下成膜的情况。另外，根据本专利技术的半导体器件的制造方法，在半导体器件中能够在低温向形成具有高绝缘性的硅氧化膜。这样，能够在使用了低熔点的物质的配线工序等之后形成硅氧化膜。这样，能够避免制造工序顺序的制约带来的问题。附图说明图1是表示MOS晶体管的一部分的截面图；图2是表示本专利技术一实施方式的硅氧化膜的成膜方法中使用的等离子体处理装置的主要部分的概略截面图；图3是表示包含于径向线缝隙天线的槽板的附图4是表示按EOT (Equivalent Oxide Thickness 等效氧化膜厚度)换算，在7nm 的膜厚区域，在使所施加的电场的大小变化时的电流特性(J)的附图即I-V曲线图图5是表示将Qbd的测定结果进行Weibull分布的附图；图6是表示TEOS气体和氧气的有效流量比及以热氧化膜为基准的硅氧化膜的蚀刻速率比的关系的附图；图7是不进行等离子体处理时的硅氧化膜中的傅里叶变换红外光谱 (FT-IR(Fourier Transform-InfraRed spectroscopy))的测定结果；图8是进行了等离子体处理的情况下的硅氧化膜中的FT-IR的测定结果；图9是表示以热氧化膜为基准的硅氧化膜的蚀刻速率比的附图。具体实施例方式下面，参照附图说明本专利技术的实施方式。首先，说明含有通过本专利技术一实施方式的硅氧化膜的成膜方法成膜的硅氧化膜的半导体器件的构成。此外，这种半导体器件利用本专利技术的半导体器件的制造方法来制造。图1是表示作为通过本专利技术的半导体器件的制造方法制造的半导体器件之一例的MOS晶体管的一部分的截面图。此外，在图1所示的MOS晶体管中，用阴影线表示导电层。参照图1，在MOS晶体管11中，硅基板12上形成有元件分离区域13、ρ型阱14a、 η型阱14b、高浓度η型杂质扩散区域15a、高浓度ρ型杂质扩散区域15b、η型杂质扩散区域16a、p型杂质扩散区域16b及栅极氧化膜17。将以其间夹持栅极氧化膜17的方式形成的高浓度η型杂质扩散区域1 及高浓度ρ型杂质扩散区域15b中的一方设为漏极，将另一方设为源极。另外，在栅极氧化膜17上形成有作为导电层的栅极电极18，在栅极电极18的侧部形成有作为绝缘膜的栅极侧壁部19。此外，在形成有上述的栅极电极18等的硅基板12上， 形成有作为绝缘层的层间绝缘膜21。在层间绝缘膜21形成有与高浓度η型杂质扩散区域 15a及高浓度ρ型杂质扩散区域1 相连的接触孔22，在接触孔22内形成有埋入电极23。 此外，其上形成有作为导电层的金属配线层M。这样，交替形成作为绝缘层的层间绝缘膜及作为导电层的金属配线层，最后，形本文档来自技高网...

【技术保护点】
１．一种硅氧化膜的成膜方法，在被保持在设置于处理容器内的保持台上的被处理基板形成硅氧化膜，该硅氧化膜的成膜方法的特征在于，包含：在将保持被处理基板的保持台的表面温度保持在３００℃以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在所述被处理基板形成硅氧化膜的工序；和将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于所述被处理基板上的硅氧化膜进行等离子体处理的工序。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：上田博一，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP